電子情報通信学会   アナログRF研究専門委員会実行委員  

2013年4月 - 2017年3月   

IEEE   Asian Solid State Circuits Conference, Program Committee  

2012年4月 - 2017年11月   

Ultralow-power class-c complementary colpitts crystal oscillator

Zule Xu, Noritoshi Kimura, Kenichi Okada, Masaya Miyahara

IEEE Solid-State Circuits Letters   3   274 - 277   2020年

A 50.1-Gb/s 60-GHz CMOS Transceiver for IEEE 802.11ay With Calibration of LO Feedthrough and I/Q Imbalance.

Jian Pang, Shotaro Maki, Seitarou Kawai, Noriaki Nagashima, Yuuki Seo, Masato Dome, Hisashi Kato, Makihiko Katsuragi, Kento Kimura, Satoshi Kondo, Yuki Terashima, Hanli Liu, Teerachot Siriburanon, Aravind Tharayil Narayanan, Nurul Fajri, Tohru Kaneko, Toru Yoshioka, Bangan Liu, Yun Wang 0008, Rui Wu, Ning Li 0009, Korkut Kaan Tokgoz, Masaya Miyahara, Atsushi Shirane, Kenichi Okada

IEEE J. Solid State Circuits   54 ( 5 )   1375 - 1390   2019年

An IoT Sensor Node SoC with Dynamic Power Scheduling for Sustainable Operation in Energy Harvesting Environment.

Yuji Yano, Seiya Yoshida, Shintaro Izumi, Hiroshi Kawaguchi, Tetsuya Hirose, Masaya Miyahara, Teruki Someya, Kenichi Okada, Ippei Akita, Yoshihiko Kurui, Hideyuki Tomizawa, Masahiko Yoshimoto

IEEE Asian Solid-State Circuits Conference(A-SSCC)   267 - 270   2019年

Type-I Digital Ring-Based PLL Using Loop Delay Compensation and ADC-Based Sampling Phase Detector.

Zule Xu, Anugerah Firdauzi, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

IEICE Trans. Electron.   102-C ( 7 )   520 - 529   2019年

A 12.8-ns-Latency DDFS MMIC With Frequency, Phase, and Amplitude Modulations in 65-nm CMOS.

Abdel Martinez Alonso, Masaya Miyahara, Akira Matsuzawa

IEEE J. Solid State Circuits   53 ( 10 )   2840 - 2849   2018年

A 64μs Start-Up 26/40MHz Crystal Oscillator with Negative Resistance Boosting Technique Using Reconfigurable Multi-Stage Amplifier.

Masaya Miyahara, Yukiya Endo, Kenichi Okada, Akira Matsuzawa

2018 IEEE Symposium on VLSI Circuits   115 - 116   2018年

A 7GS/s Complete-DDFS-Solution in 65nm CMOS. 査読

Abdel Martinez Alonso, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   101-C ( 4 )   206 - 217   2018年

SAR+ΔΣ ADCs with open-loop integrator using dynamic amplifier.

Akira Matsuzawa, Masaya Miyahara

IEICE Electron. Express   15 ( 5 )   2018年

A 72.4dB-SNDR 20MHz-Bandwidth Continuous-Time ΔΣ ADC with High-Linearity Gm-Cells. 査読

Tohru Kaneko, Yuya Kimura, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   101-C ( 4 )   197 - 205   2018年

SAR+ΔΣ ADC with open-loop integrator using dynamic amplifier. 査読

Akira Matsuzawa, Masaya Miyahara

Proceedings of International Conference on ASIC   2017-   24 - 27   2017年

24.9 A 128-QAM 60GHz CMOS transceiver for IEEE802.11ay with calibration of LO feedthrough and I/Q imbalance. 査読

Jian Pang, Shotaro Maki, Seitarou Kawai, Noriaki Nagashima, Yuuki Seo, Masato Dome, Hisashi Kato, Makihiko Katsuragi, Kento Kimura, Satoshi Kondo, Yuki Terashima, Hanli Liu, Teerachot Siriburanon, Aravind Tharayil Narayanan, Nurul Fajri, Tohru Kaneko, Toru Yoshioka, Bangan Liu, Yun Wang 0008, Rui Wu, Ning Li 0009, Korkut Kaan Tokgoz, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2017 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC)   424 - 425   2017年

An 84 dB dynamic range 62.5-625 kHz bandwidth clock-scalable noise-shaping SAR ADC with open-loop integrator using dynamic amplifier. 査読

Masaya Miyahara, Akira Matsuzawa

Proceedings of the Custom Integrated Circuits Conference   2017-   1 - 4   2017年

A Wide Bandwidth Current Mode Filter Technique Using High Power Efficiency Current Amplifiers with Complementary Input. 査読

Tohru Kaneko, Yuya Kimura, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   100-C ( 6 )   539 - 547   2017年

High Resolution Mixed-Domain Delta-Sigma Time-to-Digital Converter Using Compensated Charge-Pump Integrator. 査読

Anugerah Firdauzi, Zule Xu, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   100-C ( 6 )   548 - 559   2017年

64-QAM 60-GHz CMOS Transceivers for IEEE 802.11ad/ay. 査読

Rui Wu, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Kento Kimura, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shoutarou Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Korkut Kaan Tokgoz, Teerachot Siriburanon, Bangan Liu, Yun Wang 0008, Jian Pang, Ning Li 0009, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

IEEE J. Solid State Circuits   52 ( 11 )   2871 - 2891   2017年

A high-speed DDFS MMIC with frequency, phase and amplitude modulations in 65nm CMOS. 査読

Abdel Martinez Alonso, Masaya Miyahara, Akira Matsuzawa

2017 IEEE Asian Solid-State Circuits Conference, A-SSCC 2017 - Proceedings   2017-   181 - 184   2017年

Ultra-high-data-rate 60-GHz CMOS transceiver for future radio access network.

Rui Wu, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Kento Kimura, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shoutarou Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Korkut Kaan Tokgoz, Teerachot Siriburanon, Bangan Liu, Yun Wang 0008, Jian Pang, Ning Li 0009, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

12th IEEE International Conference on ASIC(ASICON)   1025 - 1028   2017年

A 7GS/s direct digital frequency synthesizer with a two-times interleaved RDAC in 65nm CMOS. 査読

Abdel Martinez Alonso, Masaya Miyahara, Akira Matsuzawa

ESSCIRC 2017 - 43rd IEEE European Solid State Circuits Conference   151 - 154   2017年

Synthesis and Automatic Layout of Resistive Digital-to-Analog Converter Based on Mixed-Signal Slice Cell 査読

Mitsutoshi Sugawara, Kenji Mori, Zule Xu, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E99A ( 12 )   2435 - 2443   2016年12月

A Design of Op-Amp Free SAR-VCO Hybrid ADC with 2nd-Order Noise Shaping in 65nm CMOS Technology 査読

Yu Hou, Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E99A ( 12 )   2473 - 2482   2016年12月

A 3.6 GHz Low-Noise Fractional-N Digital PLL Using SAR-ADC-Based TDC 査読

Zule Xu, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

IEEE JOURNAL OF SOLID-STATE CIRCUITS   51 ( 10 )   2345 - 2356   2016年10月

A 9-bit 1.8 GS/s 44 mW Pipelined ADC Using Linearized Open-Loop Amplifiers 査読

Lilan Yu, Masaya Miyahara, Akira Matsuzawa

IEEE JOURNAL OF SOLID-STATE CIRCUITS   51 ( 10 )   2210 - 2221   2016年10月

A 10-bit 6.8-GS/s Direct Digital Frequency Synthesizer Employing Complementary Dual-Phase Latch-Based Architecture 査読

Abdel Martinez Alonso, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E99C ( 10 )   1200 - 1210   2016年10月

A 74.9 dB SNDR 1 MHz bandwidth 0.9 mW delta-sigma time-to-digital converter using charge pump and SAR ADC 査読

Anugerah Firdauzi, Zule Xu, Masaya Miyahara, Akira Matsuzawa

Proceedings - IEEE International Symposium on Circuits and Systems   2016-   57 - 60   2016年7月

A 2.2 GHz-242 dB-FOM 4.2 mW ADC-PLL Using Digital Sub-Sampling Architecture 査読

Teerachot Siriburanon, Satoshi Kondo, Kento Kimura, Tomohiro Ueno, Satoshi Kawashima, Tohru Kaneko, Wei Deng, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

IEEE JOURNAL OF SOLID-STATE CIRCUITS   51 ( 6 )   1385 - 1397   2016年6月

A 9.35-ENOB, 14.8 fJ/conv.-step Fully-Passive Noise-Shaping SAR ADC. 査読

Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   99-C ( 8 )   963 - 973   2016年

A 76-dB-DR 6.8-mW 20-MHz Bandwidth CT Delta Sigma ADC with a High-linearity Gm-C Filter 査読

Tohru Kaneko, Yuya Kimura, Koji Hirose, Masaya Miyahara, Akira Matsuzawa

ESSCIRC CONFERENCE 2016   253 - 256   2016年

A 2nd Order Fully-Passive Noise-Shaping SAR ADC with Embedded Passive Gain 査読

Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

2016 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   309 - 312   2016年

A Stability-Improved Single-Opamp Third-Order Sigma Delta Modulator by Using a Fully-Passive Noise-Shaping SAR ADC and Passive Adder 査読

Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

ESSCIRC CONFERENCE 2016   249 - 252   2016年

Fully Passive Noise Shaping Techniques in a Charge-Redistribution SAR ADC. 査読

Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   99-C ( 6 )   623 - 631   2016年

Highly Linear Open-Loop Amplifiers Using Nonlinearity Cancellation and Gain Adapting Techniques. 査読

Lilan Yu, Masaya Miyahara, Akira Matsuzawa

IEICE Trans. Electron.   99-C ( 6 )   641 - 650   2016年

A 2 GHz 3.1 mW Type-I Digital Ring-Based PLL 査読

Zule Xu, Anugerah Firdauzi, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

ESSCIRC CONFERENCE 2016   205 - 208   2016年

An LO-Buffer-Less 60-GHz CMOS Transmitter with Oscillator Pulling Mitigation 査読

Rui Wu, Jian Pang, Yuuki Seo, Kento Kimura, Seitaro Kawai, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2016 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   109 - 112   2016年

A 74.9 dB SNDR 1 MHz Bandwidth 0.9 mW Delta-Sigma Time-to-Digital Converter Using Charge Pump and SAR ADC 査読

Anugerah Firdauzi, Zule Xu, Masaya Miyahara, Akira Matsuzawa

2016 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)   57 - 60   2016年

A 9-bit 500-MS/s 6.0-mW Dynamic Pipelined ADC Using Time-Domain Linearized Dynamic Amplifiers 査読

Lilan Yu, Masaya Miyahara, Akira Matsuzawa

2016 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   65 - 68   2016年

An Op-amp Free SAR-VCO Hybrid ADC with Second-Order Noise Shaping 査読

Yu Hou, Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

2016 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC)   387 - 390   2016年

Ultralow-Voltage High-Speed Flash ADC Design Strategy Based on FoM-Delay Product 査読

James Lin, Ibuki Mano, Masaya Miyahara, Akira Matsuzawa

IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS   23 ( 8 )   1518 - 1527   2015年8月

An Ultra-Low-Voltage 160 MS/s 7 Bit Interpolated Pipeline ADC Using Dynamic Amplifiers 査読

James Lin, Daehwa Paik, Seungjong Lee, Masaya Miyahara, Akira Matsuzawa

IEEE JOURNAL OF SOLID-STATE CIRCUITS   50 ( 6 )   1399 - 1411   2015年6月

A Circuit Technique for Enhancing Gain of Complementary Input Operational Amplifier with High Power Efficiency 査読

Tohru Kaneko, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E98C ( 4 )   315 - 321   2015年4月

An All-Digital Reconfigurable Time-Domain ADC for Low-Voltage Sensor Interface in 65 nm CMOS Technology 査読

Yu Hou, Takamoto Watanabe, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E98A ( 2 )   466 - 475   2015年2月

Sub-Picosecond Resolution and High-Precision TDC for ADPLLs Using Charge Pump and SAR-ADC 査読

Zule Xu, Seungjong Lee, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E98A ( 2 )   476 - 484   2015年2月

A Novel Direct Digital Frequency Synthesizer Employing Complementary Dual-Phase Latch-Based Architecture 査読

Abdel Martinez Alonso, Masaya Miyahara, Akira Matsuzawa

PROCEEDINGS OF 2015 IEEE 11TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)   2015年

A 9-bit 1.8-GS/s Pipelined ADC Using Linearized Open-Loop Amplifiers 査読

Lilan Yu, Masaya Miyahara, Akira Matsuzawa

2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   229 - 232   2015年

A 3.6 GHz Fractional-N Digital PLL Using SAR-ADC-Based TDC with-110 dBc/Hz In-Band Phase Noise 査読

Zule Xu, Masaya Miyahara, Akira Matsuzawa

2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   321 - 324   2015年

An Ultra-Low-Voltage, Wide Signal Swing, and Clock-Scalable Dynamic Amplifier Using a Common-Mode Detection Technique 査読

James Lin, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E97A ( 12 )   2400 - 2410   2014年12月

A 0.8 ps-LSB, 10-bit, 0.018 mm2 Time-to-Digital Converter 査読

Zule Xu, Mitsutoshi Sugawara, Masaya Miyahara, Akira Matsuzawa

Internatioal Conference on Solid State Devices and Materials (SSDM)   2014年9月

A 7-bit 1-GS/s Flash ADC with Background Calibration 査読

Sanroku Tsukamoto, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E97C ( 4 )   298 - 307   2014年4月

Picosecond Resolution Time-to-Digital Converter Using G(m)-C Integrator and SAR-ADC 査読

Zule Xu, Masaya Miyahara, Akira Matsuzawa

IEEE TRANSACTIONS ON NUCLEAR SCIENCE   61 ( 2 )   852 - 859   2014年4月

Injection Locked Charge-Pump PLL with a Replica of the Ring Oscillator 査読

Jeonghoon Han, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E97C ( 4 )   316 - 324   2014年4月

A Compact, Low-Power and Low-Jitter Dual-Loop Injection Locked PLL Using All-Digital PVT Calibration 査読

Ahmed Musa, Wei Deng, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

IEEE JOURNAL OF SOLID-STATE CIRCUITS   49 ( 1 )   50 - 60   2014年1月

A 64-QAM 60GHz CMOS Transceiver with 4-Channel Bonding 査読

Kenichi Okada, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Rui Wu, Masaya Miyahara, Akira Matsuzawa

2014 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC)   57   346 - +   2014年

A Dual-loop Injection-locked PLL with All-digital Background Calibration System for On-chip Clock Generation 査読

Wei Deng, Ahmed Musa, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2014 19TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)   21 - 22   2014年

Extension method of tolerance to voltage and temperature variations in an injection-locked PLL 査読

Jeonghoon Han, Masaya Miyahara, Akira Matsuzawa

IEICE ELECTRONICS EXPRESS   11 ( 9 )   20140127   2014年

A 2.2GS/s 7b 27.4mW Time-Based Folding-Flash ADC with Resistively Averaged Voltage-to-Time Amplifiers 査読

Masaya Miyahara, Ibuki Mano, Masaaki Nakayama, Kenichi Okada, Akira Matsuzawa

2014 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC)   57   388 - +   2014年

A 12-bit Interpolated Pipeline ADC Using Body Voltage Controlled Amplifier 査読

Hyunui Lee, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E96A ( 12 )   2508 - 2515   2013年12月

A 12b 50/70 MS/s 2.2/4.6 mW 0.03mm2 CMOS SAR ADC for a frequency, performance, and power scalable ADC 査読

S. Lee, H. Kawaraguchi, T. Hirato, Masaya Miyahara, A. Matsuzawa

Internatioal Conference on Solid State Devices and Materials (SSDM)   2013年9月

A Low-Noise High-Dynamic Range Charge Sensitive Amplifier for Gas Particle Detector Pixel Readout LSIs 査読

Fei Li, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E96C ( 6 )   903 - 911   2013年6月

Design of Interpolated Pipeline ADC Using Low-Gain Open-Loop Amplifiers 査読

Hyunui Lee, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E96C ( 6 )   838 - 849   2013年6月

A Time-Domain Architecture and Design Method of High Speed A-to-D Converters with Standard Cells 査読

Masao Takayama, Shiro Dosho, Noriaki Takeda, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E96C ( 6 )   813 - 819   2013年6月

A 6 bit, 7 mW, 700 MS/s Subranging ADC Using CDAC and Gate-Weighted Interpolation 査読

Hyunui Lee, Yusuke Asada, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E96A ( 2 )   422 - 433   2013年2月

Full Four-Channel 6.3-Gb/s 60-GHz CMOS Transceiver With Low-Power Analog and Digital Baseband Circuitry 査読

Kenichi Okada, Keitarou Kondou, Masaya Miyahara, Masashi Shinagawa, Hiroki Asada, Ryo Minami, Tatsuya Yamaguchi, Ahmed Musa, Yuuki Tsukui, Yasuo Asakura, Shinya Tamonoki, Hiroyuki Yamagishi, Yasufumi Hino, Takahiro Sato, Hironori Sakaguchi, Naoki Shimasaki, Toshihiko Ito, Yasuaki Takeuchi, Ning Li, Qinghong Bu, Rui Murakami, Keigo Bunsen, Kota Matsushita, Makoto Noda, Akira Matsuzawa

IEEE JOURNAL OF SOLID-STATE CIRCUITS   48 ( 1 )   46 - 65   2013年1月

A 6-bit Subranging ADC with Single CDAC Interpolation 査読

Hyunui Lee, Masaya Miyahara, Akira Matsuzawa

2013 IEEE INTERNATIONAL CONFERENCE OF ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC)   2013年

A digitally-calibrated 20-Gb/s 60-GHz direct-conversion transceiver in 65-nm CMOS 査読

Seitaro Kawai, Ryo Minami, Yuki Tsukui, Yasuaki Takeuchi, Hiroki Asada, Ahmed Musa, Rui Murakami, Takahiro Sato, Qinghong Bu, Ning Li, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

Digest of Papers - IEEE Radio Frequency Integrated Circuits Symposium   137 - 140   2013年

A 1ps-Resolution Integrator-Based Time-to-Digital Converter Using a SAR-ADC in 90nm CMOS 査読

Zule Xu, Masaya Miyahara, Akira Matsuzawa

2013 IEEE 11TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS)   16 - 19   2013年

A 12-bit Interpolated Pipeline ADC using Body Voltage Controlled Amplifier 査読

Hyunui Lee, Masaya Miyahara, Akira Matsuzawa

2013 IEEE 11TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS)   2013年

A 12-bit Interpolated Pipeline ADC Using Body Voltage Controlled Amplifier 査読

LEE Hyunui, MIYAHARA Masaya, MATSUZAWA Akira

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   96 ( 12 )   2508 - 2515   2013年

Design of CMOS low-noise analog circuits for particle detector pixel readout LSIs 査読

Fei Li, Masaya Miyahara, Akira Matsuzawa

IEICE Transactions on Electronics   E96-C ( 4 )   568 - 576   2013年

A 83-dB SFDR 10-MHz Bandwidth Continuous-Time Delta-Sigma Modulator Employing a One-Element-Shifting Dynamic Element Matching 査読

Hong Phuc Ninh, Masaya Miyahara, Akira Matsuzawa

IEICE TRANSACTIONS ON ELECTRONICS   E95C ( 6 )   1017 - 1025   2012年6月

An Analysis on a Dynamic Amplifier and Calibration Methods for a Pseudo-Differential Dynamic Comparator 査読

PAIK Daehwa, MIYAHARA Masaya, MATSUZAWA Akira

IEICE transactions on fundamentals of electronics, communications and computer sciences   95 ( 2 )   456 - 470   2012年2月

A 83-dB SFDR 10-MHz Bandwidth Continuous-Time Delta-Sigma Modulator Employing a One-Element-Shifting Dynamic Element Matching 査読

NINH Hong Phuc, MIYAHARA Masaya, MATSUZAWA Akira

IEICE Transactions on Electronics   95 ( 6 )   1017 - 1025   2012年

A 0.5 V, 420 MSps, 7-bit Flash ADC Using All-Digital Time-Domain Delay Interpolation 査読

James Lin, Ibuki Mano, Masaya Miyahara, Akira Matsuzawa

2012 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID STATE CIRCUIT (EDSSC)   2012年

An 84 mW 0.36 mm 2 analog baseband circuits for 60 GHz wireless transceiver in 40 nm CMOS 査読

Masaya Miyahara, Hironori Sakaguchi, Naoki Shimasaki, Akira Matsuzawa

Digest of Papers - IEEE Radio Frequency Integrated Circuits Symposium   495 - 498   2012年

Qpix v.1: A high speed 400-pixels readout LSI with 10-bit 10 MSps pixel ADCs 査読

Fei Li, Vu Minh Khoa, Masaya Miyahara, Akira Matsuzawa

NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH SECTION A-ACCELERATORS SPECTROMETERS DETECTORS AND ASSOCIATED EQUIPMENT   650 ( 1 )   101 - 105   2011年9月

Qpix v.1: A high speed 400-pixels readout LSI with 10-bit 10 MSps pixel ADCs

Fei Li, Vu Minh Khoa, Masaya Miyahara, Akira Matsuzawa

NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH SECTION A-ACCELERATORS SPECTROMETERS DETECTORS AND ASSOCIATED EQUIPMENT   650 ( 1 )   101 - 105   2011年9月

A 10b 320 MS/s 40 mW Open-Loop Interpolated Pipeline ADC 査読

Masaya Miyahara, Hyunui Lee, Daehwa Paik, Akira Matsuzawa

IEEE Symposium on VLSI Circuits   126 - 127   2011年6月

A 15.5 dB, wide signal swing, dynamic amplifier using a common-mode voltage detection technique 査読

James Lin, Masaya Miyahara, Akira Matsuzawa

Proceedings - IEEE International Symposium on Circuits and Systems   21 - 24   2011年

An analysis on a pseudo-differential dynamic comparator with load capacitance calibration 査読

Daehwa Paik, Masaya Miyahara, Akira Matsuzawa

Proceedings of International Conference on ASIC   461 - 464   2011年

A 83-dB SFDR 10-MHz bandwidth continuous-time Delta-Sigma modulator employing a one-element-shifting dynamic element matching 査読

Hong Phuc Ninh, Masaya Miyahara, Akira Matsuzawa

2011 IEEE International Symposium on Radio-Frequency Integration Technology, RFIT 2011   109 - 112   2011年

A time-domain architecture and design method of high speed A-to-D converters with standard cells 査読

Masao Takayama, Shiro Dosho, Noriaki Takeda, Masaya Miyahara, Akira Matsuzawa

2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011   353 - 356   2011年

An 8-bit 600-MSps Analog-to-Digital Converter for FWA

Daehwa Paik, Masaya Miyahara, Akira Matsuzawa

G-COE PICE International Symposium   124 - 125   2010年12月

A 0.5 V, 1.2 mW, 160 fJ, 600 MS/s 5 bit Flash ADC

James Lin, Kei Yoshihara, Masaya Miyahara, Akira Matsuzawa

International Workshop on Millimeter Wave Wireless Technology and Applications   120 - 121   2010年12月

An Injection-locked Ring Oscillator for an ADC and a DAC embedded in a 38GHz-band FWA System

Jeonghoon HAN, Masaya Miyahara, Akira Matsuzaw

International Workshop on Millimeter Wave Wireless Technology and Applications   126 - 127   2010年12月

Designing of a 10MHz BW 77dB SNDR 8.1mW Continuous-Time Delta-Sigma Modulator With a Proposed Low Power, Rail-to-Rail Output Swing OPAMP

Hong Phuc NINH, Ngoc Huy Dong TA, Masaya Miyahara, Akira MATSUZAWA

International Workshop on Millimeter Wave Wireless Technology and Applications   118 - 119   2010年12月

An Ultra-Low >Power Wireless Communication Circuit for Medical Telemetry Applications

Toshiaki Yamagishi, Kenichi Matsunaga, Masaya Miyahara, Akira Matsuzawa

International Workshop on Millimeter Wave Wireless Technology and Applications   2010年12月

A new particle detector LSI, Qpix: Integrating high speed ADC for each pixel 査読

Akira Matsuzawa, Vu Minh Khoa, Fei Li, Masaya Miyahara, Takashi Kurashina

NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH SECTION A-ACCELERATORS SPECTROMETERS DETECTORS AND ASSOCIATED EQUIPMENT   623 ( 1 )   477 - 479   2010年11月

Designing of a 10MHz BW 77dB SNDR 8.1mW Continuous-Time Delta-Sigma Modulator With a Proposed Low Power, Rail-to-Rail Output Swing OPAMP

Hong Phuc NINH, Ngoc Huy Dong TA, Masaya Miyahara, Akira MATSUZAWA

IEICE Integrated Circuits and Devices in Vietnam (IEICE-ICDV)   2010年8月

An 8-Bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques 査読

PAIK Daehwa, ASADA Yusuke, MIYAHARA Masaya, MATSUZAWA Akira

IEICE transactions on fundamentals of electronics, communications and computer sciences   93 ( 2 )   402 - 414   2010年2月

A 0.5 V, 1.2 mW, 160 fJ, 600 MS/s 5 bit flash ADC 査読

Masaya Miyahara, James Lin, Kei Yoshihara, Akira Matsuzawa

2010 IEEE Asian Solid-State Circuits Conference, A-SSCC 2010   177 - 180   2010年

Asynchronous Differential Capacitance-to-Digital Converter for Capacitive Sensors 査読

Tuan Minh Vo, Yasuhide Kuramochi, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa

SASIMI   2009年3月

A 6bit, 7mW, 250fJ, 700MS/s Subranging ADC 査読

Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, Akira Matsuzawa

2009 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   141 - 144   2009年

A Low-Offset Latched Comparator Using Zero-Static Power Dynamic Offset Cancellation Technique 査読

Masaya Miyahara, Akira Matsuzawa

2009 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   233 - 236   2009年

A Performance Model for the Design of Pipelined ADCs with Consideration of Overdrive Voltage and Slewing 査読

MIYAHARA Masaya, MATSUZAWA Akira

IEICE transactions on fundamentals of electronics, communications and computer sciences   91 ( 2 )   469 - 475   2008年2月

A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs 査読

Masaya Miyahara, Yusuke Asada, Daehwa Paik, Akira Matsuzawa

2008 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE   269 - 272   2008年

スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討 査読

宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   107 ( 163 )   35 - 40   2007年7月

The Effects of Switch Resistances on Pipelined ADC Performances and the Optimization for the Settling Time 査読

MIYAHARA Masaya, MATSUZAWA Akira

IEICE transactions on electronics   90 ( 6 )   1165 - 1171   2007年6月

A Low-Power Mixed-Domain Delta-Sigma Time-to-Digital Converter Using Charge-Pump and SAR ADC (情報センシング)

FIRDAUZI Anugerah, XU Zule, MIYAHARA Masaya, MATSUZAWA Akira

映像情報メディア学会技術報告 = ITE technical report   40 ( 24 )   9 - 14   2016年8月

42Gb/s 60GHz CMOS Transceiver for IEEE 802.11ay 査読

Rui Wu, Seitaro Kawai, Yuuki Seo, Nurul Fajri, Kento Kimura, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Teerachot Siriburanon, Shoutarou Maki, Bangan Liu, Yun Wang, Noriaki Nagashima, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2016 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC)   59   248 - U343   2016年

C-12-31 抵抗型D/A変換器のばらつき補償に関する研究(データコンバータ,C-12.集積回路,一般セッション)

夏 エン, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2015 ( 2 )   71 - 71   2015年8月

C-12-17 広帯域フィルタに用いる相補入力型Gmセルの同相電圧安定化に関する研究(RF回路技術(2),C-12.集積回路,一般セッション)

木邨 友弥, 金子 徹, 横溝 真也, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2015 ( 2 )   57 - 57   2015年8月

C-12-32 クロスカップリングを用いた比較器の低雑音化の検討(データコンバータ,C-12.集積回路,一般セッション)

遠藤 友貴哉, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2015 ( 2 )   72 - 72   2015年8月

A-1-28 Delta-Sigma Time to Digital Converter Using Charge Pump and SAR ADC

フィルダウスィ アヌゲラー, 楽 徐祖, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集   2015   28 - 28   2015年2月

C-12-35 低電源電圧における電流型DACと抵抗型DACの比較(データコンバータ,C-12.集積回路,一般セッション)

川嶋 理史, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集   2015 ( 2 )   96 - 96   2015年2月

C-12-1 広帯域可変利得アンプの高線形化に関する検討(RF増幅器,C-12.集積回路,一般セッション)

金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集   2015 ( 2 )   62 - 62   2015年2月

A 9.35-ENOB, 14.8 fJ/conv.-step Fully-Passive Noise-Shaping SAR ADC 査読

Zhijie Chen, Masaya Miyahara, Akira Matsuzawa

2015 SYMPOSIUM ON VLSI CIRCUITS (VLSI CIRCUITS)   64   2015年

An HCI-Healing 60GHz CMOS Transceiver 査読

Rui Wu, Seitaro Kawai, Yuuki Seo, Kento Kimura, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shoutarou Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2015 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC)   58   350 - +   2015年

A 2.2GHz-242dB-FOM 4.2mW ADC-PLL Using Digital Sub-Sampling Architecture 査読

Teerachot Siriburanon, Satoshi Kondo, Kento Kimura, Tomohiro Ueno, Satoshi Kawashima, Tohru Kaneko, Wei Deng, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2015 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC)   58   440 - U623   2015年

5Gに対する東京工業大学の取組み~ミリ波ヘテロジニアスネットワークを実現するために~

阪口啓, TRAN Gia Khanh, 荒木純道, 安藤真, 広川二郎, 府川和彦, CHANG Yuyuan, 高田潤一, 齋藤健太郎, 松澤昭, 岡田健一, 宮原正也

電子情報通信学会技術研究報告   115 ( 233(RCS2015 156-189) )   2015年

レベルシフト回路を用いた高線形Gmセルの周波数特性に関する検討 (コンピュータシステム) -- (学生・若手研究会)

金子 徹, 横溝 真也, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 ( 346 )   79 - 84   2014年12月

C-12-27 広帯域Gm-Cフィルタに用いる高線形Gmセルに関する研究(C-12.集積回路,一般セッション)

横溝 真也, 金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2014 ( 2 )   79 - 79   2014年9月

C-12-15 折り返し積分を用いたピクセルADC内蔵擬似3次元粒子検出LSIに関する研究(C-12.集積回路,一般セッション)

永塩 啓, Sengendo K. P., 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2014 ( 2 )   67 - 67   2014年9月

A Varactor-Less and Dither-Less LC-Digitally Controlled Oscillator with 9-bit Fine Bank, 0.26 mm2 Area, and 6.7 kHz Frequency Resolution 査読

Zule Xu, Mitsutoshi Sugawara, Kenji Mori

Internatioal Conference on Solid State Devices and Materials (SSDM)   2014年9月

A 0.5-to-1 V 9-bit 15-to-90 MS/s Digitally Interpolated Pipelined-SAR ADC Using Dynamic Amplifier 査読

James Lin, Zule Xu, Masaya Miyahara, Akira Matsuzawa

2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   85 - 88   2014年

A Dual-loop Injection-locked PLL with All-digital Background Calibration System for On-chip Clock Generation 査読

Wei Deng, Ahmed Musa, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2014 19TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)   21 - 22   2014年

Radio Receiver Front-End Using Time-Based All-Digital ADC (TAD) 査読

Tomohito Terasawa, Yuji Kamiya, Hiroyuki Kawashima, Kenichiro Imai, Masanobu Suzuki, Takamoto Watanabe, Nobuyuki Taguchi, Manabu Sawada, Yu Hou, Yoshiyuki Hirooka, Ninh Hong Phuc, Masaya Miyahara, Akira Matsuzawa

2014 21ST IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS)   471 - 473   2014年

All-Digital 0.016mm(2) Reconfigurable Sensor-ADC Using 4CKES-TAD in 65nm Digital CMOS 査読

Takamoto Watanabe, Yu Hou, Masaya Miyahara, Akira Matsuzawa

2014 21ST IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS)   21 - 24   2014年

A 0.84ps-LSB 2.47mW time-to-digital converter using charge pump and SAR-ADC 査読

Zule Xu, Seungjong Lee, Masaya Miyahara, Akira Matsuzawa

Proceedings of the Custom Integrated Circuits Conference   1 - 4   2013年11月

技術展示 Time-Based型ADC(TAD)を用いたRF受信IC (ソフトウェア無線)

寺澤 智仁, 神谷 有志, 川島 宏之, 今井 謙一郎, 鈴木 正信, 渡辺 高元, 田口 信幸, 澤田 学, Hou YU, 廣岡 慶之, Ninh HongPHUC, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 ( 266 )   49 - 54   2013年10月

C-12-25 CMOS入力高線形アンプの検討(RF回路技術,C-12.集積回路,一般セッション)

金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2013 ( 2 )   85 - 85   2013年9月

C-12-14 低雑音ダイナミック比較器の低消費電力化の検討(A/D変換器および要素回路,C-12.集積回路,一般セッション)

川嶋 理史, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2013 ( 2 )   74 - 74   2013年9月

C-12-58 A Dual-Loop Injection-Locked PLL with All-Digital PVT Calibration System

ウェイ デン, ムサ アハマド, シリブラーノン ティーラショート, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会総合大会講演論文集   2013 ( 2 )   129 - 129   2013年3月

C-12-47 CMOS入力演算増幅器の高利得化の検討(C-12.集積回路)

金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集   2013 ( 2 )   118 - 118   2013年3月

4.4 ディペンダブルADC技術(第4章:素子特性ばらつき,<特集>ディペンダブルVLSIシステム)

松澤 昭, 宮原 正也

日本信頼性学会誌 信頼性   35 ( 8 )   449 - 449   2013年

A 0.022mm2 970µW dual-loop injection-locked PLL with -243dB FOM using synthesizable all-digital PVT calibration circuits. 査読

Wei Deng, Ahmed Musa, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2013 IEEE International Solid-State Circuits Conference - Digest of Technical Papers, ISSCC 2013, San Francisco, CA, USA, February 17-21, 2013   56   248 - 249   2013年

A 0.55 V 7-bit 160 MS/s Interpolated Pipeline ADC Using Dynamic Amplifiers 査読

James Lin, Daehwa Paik, Seungjong Lee, Masaya Miyahara, Akira Matsuzawa

2013 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC)   1 - 4   2013年

Ultra-Low-Voltage Dynamic Amplifier

LIN James, MIYAHARA Masaya, MATSUZAWA Akira

電子情報通信学会技術研究報告. ICD, 集積回路   112 ( 365 )   71 - 71   2012年12月

C-12-25 低電圧動作にむけたMOM容量を用いた比較器のオフセット補償(ADC・DAC,C-12. 集積回路,一般セッション)

真野 息吹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2012 ( 2 )   98 - 98   2012年8月

A full 4-channel 6.3Gb/s 60GHz direct-conversion transceiver with low-power analog and digital baseband circuitry 査読

Kenichi Okada, Keitarou Kondou, Masaya Miyahara, Masashi Shinagawa, Hiroki Asada, Ryo Minami, Tatsuya Yamaguchi, Ahmed Musa, Yuuki Tsukui, Yasuo Asakura, Shinya Tamonoki, Hiroyuki Yamagishi, Yasufumi Hino, Takahiro Sato, Hironori Sakaguchi, Naoki Shimasaki, Toshihiko Ito, Yasuaki Takeuchi, Ning Li, Qinghong Bu, Rui Murakami, Keigo Bunsen, Kota Matsushita, Makoto Noda, Akira Matsuzawa

Digest of Technical Papers - IEEE International Solid-State Circuits Conference   55   218 - 219   2012年

SAR ADCにおける精度向上の検討

浅澤 豊旗, 角川 佳弘, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   111 ( 352 )   109 - 109   2011年12月

補間型パイプラインADCに用いる増幅器の精度向上の検討

廣岡 慶之, 李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   111 ( 352 )   111 - 111   2011年12月

C-12-9 遅延時間補間を用いた0.5V 6-bit 500MS/s FLASH ADCの検討(ADC, Mixed-Signal回路,C-12.集積回路,一般セッション)

真野 息吹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2011 ( 2 )   84 - 84   2011年8月

C-12-8 寄生容量が補間型パイプラインADCの性能に与える影響(ADC, Mixed-Signal回路,C-12.集積回路,一般セッション)

李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2011 ( 2 )   83 - 83   2011年8月

C-12-7 A High-Speed Clock-Scalable Dynamic Amplifier for Mixed-Signal Applications

リン ジェームス, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2011 ( 2 )   82 - 82   2011年8月

C-12-19 MOM容量の容量設定精度とばらつきの測定(デジタル集積回路,C-12.集積回路,一般セッション)

角川 佳弘, 李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2011 ( 2 )   94 - 94   2011年8月

C-12-40 容量DACの寄生容量がSAR ADCの精度に与える影響の検討(C-12.集積回路,一般セッション)

李 承鍾, 白 戴和, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集   2011 ( 2 )   112 - 112   2011年2月

C-12-41 コンパレータの出力遅延を用いた補間に関する検討(C-12.集積回路,一般セッション)

真野 息吹, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集   2011 ( 2 )   113 - 113   2011年2月

A 15.5 dB, Wide Signal Swing, Dynamic Amplifier Using a Common-Mode Voltage Detection Technique 査読

James Lin, Masaya Miyahara, Akira Matsuzawa

2011 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)   21 - 24   2011年

C-12-8 低キックバック・低雑音な比較器に関する検討(ミックスドシグナル,C-12.集積回路,一般セッション)

山岸 世明, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2010 ( 2 )   69 - 69   2010年8月

C-12-7 基板バイアスによる比較器のオフセット補償技術に関する検討(ミックスドシグナル,C-12.集積回路,一般セッション)

浅澤 豊旗, 山岸 世明, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2010 ( 2 )   68 - 68   2010年8月

C-12-6 入力信号レンジがSAR ADCの性能に与える影響に関する研究(ミックスドシグナル,C-12.集積回路,一般セッション)

李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2010 ( 2 )   67 - 67   2010年8月

CS-2-2 超高速ADCの低FoM化技術(CS-2.広帯域・大容量ワイヤレスネットワークを実現するRFとディジタルのコラボレーション,シンポジウムセッション)

松澤 昭, 宮原 正也

電子情報通信学会総合大会講演論文集   2010 ( 1 )   "S - 48"-"S-49"   2010年3月

セットリング時間最適設計技術を適用したスイッチトキャパシタ回路におけるノイズ評価

ヒュイ ドン ター ゴク, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   109 ( 214 )   81 - 86   2009年9月

補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究

白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   109 ( 214 )   99 - 104   2009年9月

C-12-57 Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuit

ドン ター ゴク ヒュイ, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2009 ( 2 )   121 - 121   2009年9月

C-12-60 低電源電圧動作のADCのためのボディバイアス解析(ADC,C-12.集積回路,一般セッション)

ゴック グエン テイー ビック, 吉原 慶, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2009 ( 2 )   124 - 124   2009年9月

C-12-63 並列型ADC用の参照電圧回路のRC遅延に関する検討(C-12.集積回路,一般セッション)

白 戴和, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会総合大会講演論文集   2009 ( 2 )   151 - 151   2009年3月

BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術,依頼シンポジウム,ソサイエティ企画)

松澤 昭, 宮原 正也

電子情報通信学会総合大会講演論文集   2009 ( 1 )   "SS - 26"-"SS-27"   2009年3月

セットリング時間最適設計技術を適用したスイッチトキャパシタ回路におけるノイズ評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

ヒュイ ドン ター ゴク, 宮原 正也, 松澤 昭

映像情報メディア学会技術報告   33 ( 0 )   81 - 86   2009年

A 6bit, 7mW, 250fJ, 700MS/s Subranging ADC

Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, Akira Matsuzawa

2009 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   141 - 144   2009年

インバータを用いた送受信機に関する研究

山岸世明, 松永 賢一, ドン ターゴク ヒュイ, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会, 2009   85 - 85   2009年

Development of baseband processing SoC with ultrahigh-speed QAM modem and broadband radio system for demonstration experiment thereof 査読

Kazuya Kojima, Yasuhiro Toriyama, Toru Taniguchi, Masaya Miyahara, Akira Matsuzawa

2009 16th IEEE International Conference on Electronics, Circuits and Systems, ICECS 2009   687 - 690   2009年

補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭

映像情報メディア学会技術報告   33 ( 0 )   99 - 104   2009年

CK-2-12 超高速・低消費電力ADC/DAC(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ企画)

松澤 昭, 宮原 正也

電子情報通信学会ソサイエティ大会講演論文集   2008 ( 1 )   "SS - 22"   2008年9月

C-12-23 ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較(C-12.集積回路,一般セッション)

浦野 達也, 浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2008 ( 2 )   92 - 92   2008年9月

C-12-18 コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究(C-12.集積回路,一般セッション)

吉原 慶, 浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2008 ( 2 )   87 - 87   2008年9月

容量DACの寄生容量がSAR ADCの精度に与える影響の検討

ヴミンコア, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会 ソサイエティ大会, Sep. 2008   88 - 88   2008年

C-12-22 並列型A/Dコンバータにおけるエンコーダの高速化の検討(C-12.集積回路C(アナログ),一般講演)

浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集   2007 ( 2 )   77 - 77   2007年8月

スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討 (情報センシング)

宮原 正也, 松澤 昭

映像情報メディア学会技術報告   31 ( 34 )   35 - 40   2007年7月

マルチビット型パイプライン型ADCの検討

遠藤 洋輝, 宮原 正也, 松澤 昭

映像情報メディア学会技術報告   30 ( 38 )   17 - 22   2006年7月

マルチビット型パイプライン型ADCの検討

遠藤 洋輝, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   106 ( 189 )   17 - 22   2006年7月

素子の微細化がアナログCMOS回路に及ぼす影響についての研究 : CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性

宮原 正也, 倉科 隆, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   105 ( 185 )   25 - 30   2005年7月

素子の微細化がアナログCMOS回路に及ぼす影響についての研究--CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性

宮原 正也, 倉科 隆, 松澤 昭

映像情報メディア学会技術報告   29 ( 41 )   25 - 30   2005年7月

パイプライン型ADCの研究 : 容量とOPアンプの基本要件の検討

宮原 正也, 松澤 昭

映像情報メディア学会技術報告   28 ( 38 )   7 - 12   2004年7月

パイプライン型ADCの研究 : 容量とOPアンプの基本要件の検討

宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路   104 ( 175 )   7 - 12   2004年7月

水晶発振回路における低消費電力化の検討

宮原 正也, 石川 雅之

電気学会研究会資料. ECT, 電子回路研究会   2004 ( 26 )   47 - 51   2004年3月

A 0.5-to-1 V 9-bit 15-to-90 MS/s Digitally Interpolated Pipelined-SAR ADC Using Dynamic Amplifier

James Lin, Zule Xu, Masaya Miyahara, Akira Matsuzawa

2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)  2014年  IEEE

A Dual-loop Injection-locked PLL with All-digital Background Calibration System for On-chip Clock Generation

Wei Deng, Ahmed Musa, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa

2014 19TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)  2014年  IEEE

素子の微細化がアナログCMOS回路に及ぼす影響についての研究--CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性

宮原 正也, 倉科 隆, 松澤 昭

映像情報メディア学会技術報告  2005年7月 

パイプライン型ADCの研究 : 容量とOPアンプの基本要件の検討(アナログ・ディジアナ・センサ,通信用LSI)

宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2004年7月 

パイプライン型ADCの研究 : 容量とOPアンプの基本要件の検討

宮原 正也, 松澤 昭

映像情報メディア学会技術報告  2004年7月 

水晶発振回路における低消費電力化の検討

宮原 正也, 石川 雅之

電気学会研究会資料. ECT, 電子回路研究会  2004年3月 

マルチビット型パイプライン型ADCの検討

遠藤 洋輝, 宮原 正也, 松澤 昭

映像情報メディア学会技術報告  2006年7月 

スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討 (情報センシング)

宮原 正也, 松澤 昭

映像情報メディア学会技術報告  2007年7月 

素子の微細化がアナログCMOS回路に及ぼす影響についての研究 : CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性(アナログ・デジアナ・センサ, 通信用LSI)

宮原 正也, 倉科 隆, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2005年7月 

マルチビット型パイプライン型ADCの検討(イメージセンサのインターフェース回路,アナログ,及び一般)

遠藤 洋輝, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2006年7月 

CK-2-12 超高速・低消費電力ADC/DAC(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ特別企画,ソサイエティ企画)

松澤 昭, 宮原 正也

電子情報通信学会ソサイエティ大会講演論文集  2008年9月 

C-12-19 容量DACの寄生容量がSAR ADCの精度に与える影響の検討(C-12.集積回路,一般セッション)

コア ヴミン, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2008年9月 

CK-2-12 超高速・低消費電力ADC/DAC(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ企画)

松澤 昭, 宮原 正也

電子情報通信学会ソサイエティ大会講演論文集  2008年9月 

C-12-23 ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較(C-12.集積回路,一般セッション)

浦野 達也, 浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2008年9月 

スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討(アナログ・デジアナ・センサ,通信用LSI)

宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2007年7月 

C-12-22 並列型A/Dコンバータにおけるエンコーダの高速化の検討(C-12.集積回路C(アナログ),一般講演)

浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2007年8月 

BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術,依頼シンポジウム,ソサイエティ企画)

松澤 昭, 宮原 正也

電子情報通信学会総合大会講演論文集  2009年3月 

BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術)

松澤 昭, 宮原 正也

電子情報通信学会総合大会講演論文集  2009年3月 

BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術,依頼シンポジウム,ソサイエティ企画)

松澤 昭, 宮原 正也

電子情報通信学会総合大会講演論文集  2009年3月 

C-12-63 並列型ADC用の参照電圧回路のRC遅延に関する検討(C-12.集積回路,一般セッション)

白 戴和, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会総合大会講演論文集  2009年3月 

C-12-18 コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究(C-12.集積回路,一般セッション)

吉原 慶, 浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2008年9月 

セットリング時間最適設計技術を適用したスイッチトキャパシタ回路におけるノイズ評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

ヒュイ ドン ター ゴク, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2009年9月 

C-12-60 低電源電圧動作のADCのためのボディバイアス解析(ADC,C-12.集積回路,一般セッション)

ゴック グエン, テイー ビック, 吉原 慶, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2009年9月 

補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2009年9月 

C-12-21 インバータを用いた送受信機に関する研究(RF(1),C-12.集積回路,一般セッション)

山岸 世明, 松永 賢一, ドン ターゴク ヒュイ, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2009年9月 

C-12-57 Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuit

ドン ター, ゴク ヒュイ, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2009年9月 

C-12-7 基板バイアスによる比較器のオフセット補償技術に関する検討(ミックスドシグナル,C-12.集積回路,一般セッション)

浅澤 豊旗, 山岸 世明, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2010年8月 

C-12-8 低キックバック・低雑音な比較器に関する検討(ミックスドシグナル,C-12.集積回路,一般セッション)

山岸 世明, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2010年8月 

CS-2-2 超高速ADCの低FoM化技術(CS-2.広帯域・大容量ワイヤレスネットワークを実現するRFとディジタルのコラボレーション,シンポジウムセッション)

松澤 昭, 宮原 正也

電子情報通信学会総合大会講演論文集  2010年3月 

C-12-6 入力信号レンジがSAR ADCの性能に与える影響に関する研究(ミックスドシグナル,C-12.集積回路,一般セッション)

李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2010年8月 

セットリング時間最適設計技術を適用したスイッチトキャパシタ回路におけるノイズ評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

ヒュイ ドン ター ゴク, 宮原 正也, 松澤 昭

映像情報メディア学会技術報告  2009年10月 

補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭

映像情報メディア学会技術報告  2009年10月 

C-12-7 A High-Speed Clock-Scalable Dynamic Amplifier for Mixed-Signal Applications

リン ジェームス, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2011年8月 

C-12-8 寄生容量が補間型パイプラインADCの性能に与える影響(ADC, Mixed-Signal回路,C-12.集積回路,一般セッション)

李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2011年8月 

C-12-40 容量DACの寄生容量がSAR ADCの精度に与える影響の検討(C-12.集積回路,一般セッション)

李 承鍾, 白 戴和, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集  2011年2月 

C-12-41 コンパレータの出力遅延を用いた補間に関する検討(C-12.集積回路,一般セッション)

真野 息吹, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集  2011年2月 

補間型パイプラインADCに用いる増幅器の精度向上の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)

廣岡 慶之, 李 賢義, 宮原 正也, 松博 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2011年12月 

C-12-25 低電圧動作にむけたMOM容量を用いた比較器のオフセット補償(ADC・DAC,C-12. 集積回路,一般セッション)

真野 息吹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2012年8月 

補間型パイプラインADCに用いる増幅器の精度向上の検討

廣岡 慶之, 李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2011年12月 

SAR ADCにおける精度向上の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)

浅澤 豊旗, 角川 佳弘, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2011年12月 

C-12-19 MOM容量の容量設定精度とばらつきの測定(デジタル集積回路,C-12.集積回路,一般セッション)

角川 佳弘, 李 賢義, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2011年8月 

SAR ADCにおける精度向上の検討

浅澤 豊旗, 角川 佳弘, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. ICD, 集積回路  2011年12月 

検出器のスマート化を目指したネットワーク・アナログデジタルコンバータ(ADC-SiTCP)チップの開発

濱田英太郎, 石綿将邦, 岩瀬和也, 岸下徹一, 佐藤一至, 田中真伸, 宮原正也

日本物理学会秋季大会  2019年9月 

高輝度LHC-ATLAS 実験に向けたTGC 検出器の前段読み出し回路の開発

稲熊勇人, 宮原正也

日本物理学会秋季大会  2019年9月 

高輝度LHC-ATLAS実験に向けた TGC検出器のタイミング調整用 ASIC量産品の性能評価

山田敏大, 戸本誠, 堀井泰之, 加納勇也, 稲熊勇人, 佐々木修, 田中真伸, 内田智久, 宮原正也, 池野正弘, 他ATLAS日本トリガーグループ

日本物理学会年次大会  2020年3月 

高輝度LHC-ATLAS 実験に向けたTGC検出器のタイミング調整用ASICの量産品検査システム構築

山田敏大, 戸本誠, 堀井泰之, 加納勇也, 佐々木修, 田中真伸, 宮原正也, 池野正弘, 他ATLAS日本トリガーグループ

日本物理学会秋季大会  2020年9月 

C-12-9 遅延時間補間を用いた0.5V 6-bit 500MS/s FLASH ADCの検討(ADC, Mixed-Signal回路,C-12.集積回路,一般セッション)

真野 息吹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2011年8月 

C-12-14 低雑音ダイナミック比較器の低消費電力化の検討(A/D変換器および要素回路,C-12.集積回路,一般セッション)

川嶋 理史, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2013年9月 

C-12-47 CMOS入力演算増幅器の高利得化の検討(C-12.集積回路)

金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集  2013年3月 

C-12-58 A Dual-Loop Injection-Locked PLL with All-Digital PVT Calibration System

ウェイ デン, ムサ アハマド, シリブラーノン ティーラショート, 宮原 正也, 岡田 健一, 松澤 昭

電子情報通信学会総合大会講演論文集  2013年3月 

C-12-27 広帯域Gm-Cフィルタに用いる高線形Gmセルに関する研究(C-12.集積回路,一般セッション)

横溝 真也, 金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2014年9月 

レベルシフト回路を用いた高線形Gmセルの周波数特性に関する検討(ポスターセッション,学生・若手研究会)

金子 徹, 横溝 真也, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. CPSY, コンピュータシステム  2014年11月 

C-12-15 折り返し積分を用いたピクセルADC内蔵擬似3次元粒子検出LSIに関する研究(C-12.集積回路,一般セッション)

永塩 啓, Sengendo K. P, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2014年9月 

Time-Based型ADC(TAD)を用いたRF受信IC(技術展示,製品展示,ソフトウェア無線機,無線ハードウェア技術,国際ワークショップ,一般)

寺澤 智仁, 神谷 有志, 川島 宏之, 今井 謙一郎, 鈴木 正信, 渡辺 高元, 田口 信幸, 澤田 学, Hou YU, 廣岡 慶之, Ninh HongPHUC, 宮原 正也, 松澤 昭

電子情報通信学会技術研究報告. SR, ソフトウェア無線  2013年10月 

4.4 ディペンダブルADC技術(第4章:素子特性ばらつき,<特集>ディペンダブルVLSIシステム)

松澤 昭, 宮原 正也

日本信頼性学会誌 : 信頼性  2013年12月 

C-12-25 CMOS入力高線形アンプの検討(RF回路技術,C-12.集積回路,一般セッション)

金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2013年9月 

ダイナミック動作型積分器を用いたスケーラブルADCの開発

宮原 正也

第8回SOIPIX研究会  2017年6月 

C-12-31 抵抗型D/A変換器のばらつき補償に関する研究(データコンバータ,C-12.集積回路,一般セッション)

夏 エン, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2015年8月 

C-12-32 クロスカップリングを用いた比較器の低雑音化の検討(データコンバータ,C-12.集積回路,一般セッション)

遠藤 友貴哉, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2015年8月 

A-1-28 Delta-Sigma Time to Digital Converter Using Charge Pump and SAR ADC

フィルダウスィ アヌゲラー, 楽 徐祖, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集  2015年2月 

C-12-17 広帯域フィルタに用いる相補入力型Gmセルの同相電圧安定化に関する研究(RF回路技術(2),C-12.集積回路,一般セッション)

木邨 友弥, 金子 徹, 横溝 真也, 宮原 正也, 松澤 昭

電子情報通信学会ソサイエティ大会講演論文集  2015年8月 

C-12-1 広帯域可変利得アンプの高線形化に関する検討(RF増幅器,C-12.集積回路,一般セッション)

金子 徹, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集  2015年2月 

C-12-35 低電源電圧における電流型DACと抵抗型DACの比較(データコンバータ,C-12.集積回路,一般セッション)

川嶋 理史, 宮原 正也, 松澤 昭

電子情報通信学会総合大会講演論文集  2015年2月 

荷電粒子検出器用ASICの性能評価

山村晴菜, 中野英一, 宇野彰二, 宮原正也

日本物理学会秋季大会  2019年9月 

IoTを支える低電力アナログ・デジタル集積回路技術 招待

電子情報通信学会 総合大会 2019  2019年3月 

先端CMOS プロセスを用いたデータコンバータ回路技術のトレンドとその応用 招待

宮原 正也

日本学術振興会 放射線エレクトロニクスの最前線第186委員会  2019年7月 

IoT社会を支える超高速起動・低消費電力水晶発振回路の開発

宮原 正也

第4回TIA光・量子計測シンポジウム  2019年3月 

IoT社会を支える超高速起動・低消費電力水晶発振回路の開発

宮原 正也

SATテクノロジー・ショーケース 2019  2019年3月 

IoTで変わる社会と最先端技術 招待

宮原 正也

総合研究大学院大学社会連携事業 「科学と技術をまなぶ」  2019年2月 

高輝度 LHC-ATLAS実験に向けたTGC検出器の読み出し回路の放射線対策

稲熊 勇人, 戸本 誠, 堀井 泰之, 川口 智美, 伊藤 秀一, 麻田 春香, 佐々木 修, 田中 真伸, 内田 智久, 宮原 正也, 池野 正弘, 他ATLAS日本トリガーグループ

日本物理学会春季大会,  2019年3月 

A 64μs Start-Up 26/40MHz Crystal Oscillator with Negative Resistance Boosting Technique Using Reconfigurable Multi-Stage Amplifier 招待

宮原 正也

SSCS Kansai VLSIシンポジウム国内報告会  2018年7月 

高輝度 LHC-ATLAS実験に向けた TGC検出器の読み出し回路に搭載するASICの動作検証

伊藤秀一, 戸本誠, 堀井泰之, 稲熊勇人, 佐々木修, 田中真伸, 内田智久, 宮原正也, 池野正弘, 他ATLAS日本トリガーグループ

日本物理学会秋季大会  2018年8月 

アナデジ混載集積回路開発時の不良及び対策事例紹介

宮原 正也

第47回 集積回路リテラシー研究会  2017年11月 

集積回路研究会優秀若手研究ポスター賞

2009年   電子情報通信学会   医療用超低電力センサーテレメトリーLSIの開発

LSIとシステムのワークショップ ICD 優秀ポスターアワード

電子情報通信学会   医療用超低電力センサーテレメトリーLSIの開発

全知を目指すセンサ読み出し集積回路技術に関する研究

2016年10月 - 2021年3月

日本学術振興会  卓越研究員事業 

環境適応型エネルギーハーベスティング回路技術の研究

研究課題/領域番号：25630140  2013年4月 - 2015年3月

日本学術振興会  科学研究費助成事業 挑戦的萌芽研究  挑戦的萌芽研究

宮原 正也

消費電力１０万分の１の圧力センサー読み出し回路開発－ バッテリーレス，ワイヤレスセンサーネットワークの実現に道開く 新聞・雑誌

日刊工業新聞  2009年10月