掲載種別：研究論文（学術雑誌）  

DOI： 10.1016/j.micpro.2023.104895

researchmap

掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：IEEE  

DOI： 10.1109/PDP55904.2022.00029

researchmap

その他リンク： https://dblp.uni-trier.de/db/conf/pdp/pdp2022.html#HuKHSZZN22

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：Institute of Electrical and Electronics Engineers Inc.  

DOI： 10.1109/COMSNETS51098.2021.9352842

Scopus

researchmap

掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1109/MCSoC.2019.00051

Scopus

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：Institute of Electrical and Electronics Engineers Inc.  

DOI： 10.1109/ISOCC.2017.8368843

Scopus

researchmap

掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：IEEE Computer Society  

DOI： 10.1109/IPDPS.2018.00062

researchmap

出版者・発行元：IEEE Computer Society  

DOI： 10.1109/RTCSA.2018.00038

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：Institute of Electrical and Electronics Engineers Inc.  

DOI： 10.1109/IPDPS.2017.107

Scopus

researchmap

記述言語：英語   掲載種別：研究論文（学術雑誌）   出版者・発行元：International Society for Computers and Their Applications  

Scopus

researchmap

掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：IEEE Computer Society  

DOI： 10.1109/MCSoC.2017.29

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：The International Society for Computers and Their Applications (ISCA)  

Scopus

researchmap

記述言語：英語   掲載種別：研究論文（学術雑誌）  

DOI： 10.1587/transele.E99.C.926

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（学術雑誌）  

DOI： 10.1587/transele.E98.C.559

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1109/ASPDAC.2014.6742995

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.7873/DATE.2014.158

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（学術雑誌）  

DOI： 10.1109/MM.2013.112

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1109/FPL.2013.6645628

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1109/CoolChips.2013.6547916

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

Web of Science

researchmap

その他リンク： http://dblp.uni-trier.de/db/conf/hotchips/hotchips2013.html#conf/hotchips/MiuraKSTMKASNUK13

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1109/MM.2013.112

Web of Science

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）   出版者・発行元：IEEE Computer Society  

DOI： 10.1109/RTCSA.2012.67

Scopus

researchmap

出版者・発行元：IEEE  

DOI： 10.1109/FPL.2012.6339375

researchmap

記述言語：英語   掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1109/FPT.2012.6412150

Web of Science

researchmap

掲載種別：研究論文（国際会議プロシーディングス）  

DOI： 10.1145/2318916.2318927

researchmap

その他リンク： https://dblp.uni-trier.de/db/conf/ics/ross2012.html#SatoFNSNYTHI12

記述言語：日本語  

本研究では細粒度パワーゲーティング(PG)技術を搭載したプロセッサの演算ユニットを対象に，リアルタイムOSによりリアルタイム性を保証しつつ電力を低減させるようなスケジューリング手法を提案する．これまで余裕時間を用いて電力削減効果が現れる損益分岐点(BEP)より短いスリープ期間をBEPまで引き延ばしてオーバヘッド電力を削減していたが，本稿では別のアプローチとして，一部のスリープ期間を可能な限り長い期間引き延ばすことでリーク電力を低減させる．さらにBEP未満で引き延ばされないスリープ期間は電源を遮断しないことでオーバヘッド電力を削減する．本手法を机上で評価し，従来のハードウェアによるPGと比べた電力削減効果を示す．

CiNii Books

researchmap

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

内部の演算器に対して細粒度のパワーゲーティングを行う32-bit CPU "Geyser-3"のチップ実装について述べるとともに、オンチップ・リークモニタ回路とOSを使って、温度変動に応じてエネルギーを最小にする電源遮断制御手法を提案する。65nmCMOSプロセスで試作したチップで、5つのベンチマークプログラムを走らせて評価した結果、パワーゲーティングを行わない場合に比べ、温度25℃〜85℃で、動作時の消費エネルギーが21〜35%にまで低減することを観測した。さらに、この温度範囲で、従来の細粒度パワーゲーティング手法に比べ、消費エネルギーが最大で15%低減することが分かった。

CiNii Books

researchmap

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

ビルディングブロック型計算システムは、ワイヤレスチップ間接続TCI(ThruChip Interface)を用いて、様々なチップを組み合わせることで、安価、柔軟、タフなシステムを自律構成することができる。Cube-1はこの最初のプロトタイプで、細粒度パワーゲーティング機能を持つR3000互換の組み込みCPUであるGeyser-Cubeチップに、アクセラレータとして低電力リコンフィギャラブルプロセッサCMA-Cubeチップを組み合わせたマルチコアプロセッサである。チップをずらして重ねることにより、リングネットワークが形成され、用途に応じてCMA-Cubeの枚数を増やすことで、必要な性能を実現することができる。現在、3枚積層ではTCIの通信機能が確認されており、2枚積層ではアプリケーションプログラムが動作する。通信に関してはおよそ1日の連続転送に成功しており、2枚積層でCMA-Cubeを利用することにより簡単なフィルタのプログラムの実行速度をGeyser-Cubeによる実行の2倍程度高速化することができる。

CiNii Books

researchmap

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

細粒度 PG (Power Gating) 制御を行うプロセッサでは，温度やキャッシュのヒット率などの動的なスリープ要因を適切に反映した命令列を実行することが重要である．本発表では，JIT コンパイラの生成するコードに対して，動的要因として実行時のチップ温度を考慮した細粒度 PG 制御を最適化する方式を提案する．筆者らが研究している Geyser アーキテクチャの細粒度 PG 方式を QEMU ベースである AndroidEmulator によってシミュレートした評価実験において，PG 制御を行わない場合と比較し，VM と JIT コンパイラおよび生成されたコードを実行するプロセス全体で平均 6%，最大 22% でリーク電力を削減することができた。

CiNii Books

researchmap

記述言語：日本語  

マルチコア・メニーコア混在型計算機では，並列演算をメニーコアで，資源管理等をマルチコアでそれぞれ分担処理することにより，メニーコアの高い並列演算性能を生かす．本論文では，メニーコア上の演算 OS で発生した I/O アクセスをマルチコア上の管理 OS が協調して処理するための，I/O ライブラリおよび I/O 代行機構を提案している．演算 OS の動作による擾乱を極力削減するための I/O 代行方式と，管理 OS による低遅延な I/O アクセスにより，演算 OS の軽量性を損ねることなく高い I/O 性能を実現する．本 I/O 代行方式では，管理 OS からメニーコアのメモリへ直接 I/O アクセスを実施するとともに，管理 OS における I/O 代行処理を並列化することで，演算 OS 側での待ち時間を削減する．2 個のマルチコア CPU を用いて，本論文で提案した I/O ライブラリおよび I/O 代行機構を試作し，ファイル I/O の所要時間を評価した結果，I/O アクセスサイズを 16MB 程度とすることで，Linux 単体でのファイル I/O と同等の帯域幅を確認した．今後は，同時 I/O 要求に対する性能改善を行なっていく．The Multi/Many-core Parallel Computer has the structure of a hybrid computer architecture with multi-core and many-core processors for Exa-scale computing. In this computer, resources at a lightweight operating system (LWOS) on a many-core processor are managed by a host operating system (Host OS) on a multi-core processor. This paper describes the design of the I/O library and the I/O processing unit to delegate I/O environment such as filesystems and device drivers on the LWOS to the Host OS. In this study, the I/O processing unit on the Host OS performs a direct I/O access to the many-core memory and introduce a parallel processing for a I/O access to reduce the I/O wait time. In the reults, the evaluation is shown that a bandwidth of the 16MB read access is equal to the Linux I/O access. For the future, we will continue to improve the multiple I/O access performance.

CiNii Books

researchmap

記述言語：日本語  

計算機システムにおける性能向上の一つの方法として，アクセラレータを搭載し，高性能化を実現することは重要である．筆者らの研究においては，Cube-1 と呼ぶホスト CPU(Geysre-Cube) と複数のアクセラレータ (CMA-Cube) から構成されるシステムを実チップとして実装し，高性能かつ省電力な計算機の構築を行っている．しかし，CMA-Cube アクセラレータのプログラミングでは，アクセラレータ間との同期やデータ転送，入出力と全体の制御を行う Geyser-Cube ホスト CPU との連携など，煩雑な制御を効率よく行う必要がある．本研究では，CMA-Cube アクセラレータの実行制御として OpenCL を用い，ユーザプログラムから簡便な実行環境を提供する．OpenCL を CMA 向けに実現し，OpenCL の API の枠組みの中で CMA をユーザプログラムに提供する．同期のタイミングなどを OpenCL に隠蔽し，低レベルの煩雑な制御をプログラマが書かなくて良いシステムとした．同時に，CMA 用 OpenCL を実現するために，組込み OS に CMA の資源管理機構を導入し，複数のアクセラレータで同期を取りながら計算を実行するためのスケジューラを実現した．この結果，CMA 資源管理機構の実装を行い，3% 程度の実行時間のオーバヘッドのみで CMA-Cube を効率良く実行できる枠組みを提供できた．It is important to achieve high performance using accelerators in a computer system. In this study, Cube-1 processor is designed and implemented to realize a high-performance and low-power computer system, which consist of a CPU (Geyser-Cube) and three accelerators (CMA-Cubes). The programming for a CMA-Cube accelerator needs to perform complicated controls efficiently, that are the synchronization between accelerators, the data transfer to an accelerator, and the cooperation with the host CPU Geyser-Cube which performs input /output and control the whole system. This paper describes execution environment in which OpenCL is used to control the CMA-Cube accelerator. OpenCL is implemented for CMA-Cube and the framework of OpenCL API provides CMA-Cube to a user program. Since timing control of synchronization is covered with OpenCL, the programmer does not need to write the execution control at a low level. Furthermore, in order to realize OpenCL for CMA-Cube, the resource management mechanism of CMA-Cube is added to the embedded OS and the task scheduler is realized in order to calculate taking the synchronization between accelerators. The framework for efficiently executing CMA-Cube has been provided only by the increase in about 3% of execution time.

CiNii Books

researchmap

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

携帯電話等の組み込み機器では,汎用のプロセッサと特定用途に特化したプロセッサからなるヘテロな環境からなっている.このような環境では開発コストも大きくなる.また,多彩なアクセラレータが研究,開発されている.そのため,ソフトウェアからアクセラレータを使用する方法に一貫性がなくなっている.そこで,OpenCLやDSLからアクセラレータを使用する方法を提案し,多様化し複雑化するアクセラレータのソフトウェアレイヤからの使用方法に一貫性を持たせることを目的とする.本論文では演算器アレイのモデル化を行いデバイスドライバの開発を行う.さらに,提案手法検証のためにメニーコア・アクセラレータ環境を複数FPGAにて構築し,評価を行う.

CiNii Books

researchmap

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

低消費電力を目指し、細粒度パワーゲーティング(PG)技術を搭載したプロセッサ「Geyser」の研究を行っている。PG制御では使用していないユニットへの電源を遮断することで消費リーク電力を削減する。Geyserは各ユニットにおけるPG効果の指標であるBEP (Break Even Point)を持つ。BEPを下回るときにPG制御を行うと消費電力が大きくなり、常にBEPを超えるようにPG制御を行うと実行時間が伸びるという問題がある。本研究では通常のPG制御に加え、リアルタイムタスク実行時に余裕時間が発生した場合、その中でBEPを下回らないようなPG制御を行うスケジューラの実装、評価を行う。余裕時間を用いることで性能の劣化を防ぎ、かつ最適なPG制御による消費電力の削減を目指す。

CiNii Books

researchmap