2025/10/03 更新

写真a

キセ　ケンジ
吉瀬　謙二
KISE KENJI
所属
情報理工学院 教授
職名
教授
外部リンク

学位

  • 博士（工学） （ 東京大学 ）

研究キーワード

  • Computer Architecture

  • Parallel Processing

  • 計算機アーキテクチャ

  • 並列処理

  • FPGA

研究分野

  • 情報通信 / 計算科学

学歴

  • 東京大学

    - 2000年

    　 詳細を見る

  • 東京大学   工学系研究科   情報工学専攻

    - 2000年

    　 詳細を見る

    国名： 日本国

    researchmap

経歴

  • :

    2000年 - 2005年

    　 詳細を見る

  • :電気通信大学 大学院情報システム学研究科 助手

    2000年 - 2005年

    　 詳細を見る

所属学協会

▼全件表示

論文

▼全件表示

書籍等出版物

  • コンピュータアーキテクチャ 定量的アプローチ 第4版（翻訳）

    株式会社翔泳社  2008年  （ ISBN:4798114405 ）

    　詳細を見る

MISC

  • オープン命令セットのプロセッサとドメイン最適化技術—「オープンなプロセッサとドメイン最適化技術」特集号

    吉瀬 謙二

    システム・制御・情報 = Systems, control and information : システム制御情報学会誌   67 ( 9 )   361 - 366   2023年

    　詳細を見る

    記述言語：日本語   出版者・発行元：京都 : システム制御情報学会  

    CiNii Books

    CiNii Research

    researchmap

    その他リンク： https://ndlsearch.ndl.go.jp/books/R000000004-I033057262

  • リコンフィギャラブルシステム研究最前線

    吉瀬 謙二

    情報・システムソサイエティ誌   27 ( 3 )   8 - 9   2022年11月

    　詳細を見る

    記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

    DOI： 10.1587/ieiceissjournal.27.3_8

    CiNii Research

    researchmap

  • メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発

    高前田(山崎)伸也, 吉瀬謙二

    研究報告計算機アーキテクチャ（ARC）   2014 ( 8 )   1 - 4   2014年1月

    　詳細を見る

    記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

    本稿では，計算機アーキテクチャ研究会第 1 回プロセッサ設計コンテストに提出したデザインについて報告する．我々は，FPGA システムにおけるメモリ抽象化フレームワーク PyCoRAM を用いて，MIPS ソフトコアプロセッサ混載の FPGA アクセラレータを開発した．PyCoRAM は，計算カーネルのパイプライン構成などが定義されるユーザロジックの RTL デザインと，アプリケーションのメモリアクセスパターンを定義したコントロールスレッドと呼ばれるソフトウェアのモデルにより，FPGA 上で動作するアプリケーションを設計するフレームワークである．競技に用いられる 4 種のアプリケーションのうち，アクセラレータによる高速化が容易な行列積 （320mm） の計算カーネル部を専用ハードウェアにより実現した．結果の出力や制御部，および他の 3 種のアプリケーション全体については，6 段パイプラインの MIPS プロセッサにより処理を行う．プロセッサには 2-way セットアソシアティブの L1 データキャッシュを追加し，メモリアクセスレイテンシの削減を図った．

    CiNii Books

    researchmap

  • FPGAプロトタイピング向けメモリ管理フレームワークの開発 (リコンフィギャラブルシステム)

    高前田(山崎) 伸也, 吉瀬 謙二

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 ( 221 )   91 - 96   2013年9月

    　詳細を見る

    記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

    FPGAによるプロセッサプロトタイピングは高速な動作検証を可能にするが,FPGAが持つメモリリソースを意識した詳細な実装が求められるため,システムの開発には多くの労力を要する.本稿では,プロトタイピングを主な対象とした,FPGAのメモリシステム管理フレームワークを提案する.オフチップに持つDRAMを活用し,シンプルなインターフェースを持つ仮想的な大容量で高速なメモリブロックを提供する.マルチコアプロセッサを題材に,実際のFPGA上で本フレームワークを評価した結果,無限大のオンチップメモリを持つ理想的なFPGAを想定してデザインされたハードウェアの振る舞いを,本フレームワークにより合成されたメモリブロックを用いることで,サイクルレベル正確性を維持したまま現実的な速度でエミュレーションできることを確認した.

    CiNii Books

    researchmap

  • Cellスピードチャレンジ2007:Cellスピードチャレンジ2007は楽しめましたか？

    吉瀬謙二

    情報処理学会会誌 情報処理   48 ( 11 )   1251 - 1253   2007年

    　詳細を見る

  • Alphaアーキテクチャ用COINSマシン記述の実装とGCCとの比較

    塚本智博, 吉瀬謙二, 片桐孝洋, 弓場敏嗣

    日本ソフトウェア科学会学会誌 「コンピュータソフトウェア」   24 ( 3 )   4 - 14   2007年

    　詳細を見る

    記述言語：日本語   出版者・発行元：日本ソフトウェア科学会  

    本研究では,今まで対応していなかったAlphaアーキテクチャを例にとり,新しいアーキテクチャのためのCOINSマシン記述を実装することで,インフラストラクチャとしてのCOINSの有効性を検証する.容易に新しいコンパイラを構築できるか,実用に耐えうるコンパイラを構築できるか,という2つの点に着目する.実装を通じて,678個のテストプログラムの99%以上を正しくコンパイルできるAlpha用のマシン記述を,51日間という短期間で開発できることを示す.また,出力されたコードの速度を評価し,GCCと比較して,平均で25%の速度低下に抑えた実用的なコンパイラを構築できることを確認する.これらの経験を踏まえて,新しいCOINSマシン記述の開発を短期間で実現するための提言をまとめる.We verify the effectiveness of the COINS by implementing the machine description for the Alpha Architecture. For this purpose, we demonstrate the detail process of the Alpha TMD implementation in accordance with time. And we show that machine description of the new target architecture is easily obtained. Then, we compare the performance of the COINS with GCC. We conclude that the COINS is acceptable since it is only 25% slower than GCC on average. Based on these experiences, we summarize a way to develop a new COINS machine description for a short period of time.

    DOI： 10.11309/jssst.24.3_4

    CiNii Books

    researchmap

    その他リンク： https://projects.repo.nii.ac.jp/?action=repository_uri&item_id=288848

  • Cell Speed Challenge 2007 Contest Report : Did you Enjoy the Cell Speed Challenge 2007?

    Kenji Kise

    Journal of Information Processing Society of Japan   48 ( 11 )   1251 - 1253   2007年

    　詳細を見る

  • Alphaアーキテクチャ用COINSマシン記述の実装とGCCとの比較

    塚本 智博, 吉瀬 謙二, 片桐 孝洋, 弓場 敏嗣, Tomohiro Tsukamoto, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba, Graduate School of Information Systems The University of Electro-Communications, Graduate School of Information Science and Engineering Tokyo Institute of Technology, Graduate School of Information Systems The University of Electro-Communications, Graduate School of Information Systems The University of Electro-Communications

    コンピュータソフトウェア = Computer software   24 ( 3 )   4 - 14   2007年

    　詳細を見る

    記述言語：日本語   出版者・発行元：日本ソフトウェア科学会  

    本研究では,今まで対応していなかったAlphaアーキテクチャを例にとり,新しいアーキテクチャのためのCOINSマシン記述を実装することで,インフラストラクチャとしてのCOINSの有効性を検証する.容易に新しいコンパイラを構築できるか,実用に耐えうるコンパイラを構築できるか,という2つの点に着目する.実装を通じて,678個のテストプログラムの99%以上を正しくコンパイルできるAlpha用のマシン記述を,51日間という短期間で開発できることを示す.また,出力されたコードの速度を評価し,GCCと比較して,平均で25%の速度低下に抑えた実用的なコンパイラを構築できることを確認する.これらの経験を踏まえて,新しいCOINSマシン記述の開発を短期間で実現するための提言をまとめる.We verify the effectiveness of the COINS by implementing the machine description for the Alpha Architecture. For this purpose, we demonstrate the detail process of the Alpha TMD implementation in accordance with time. And we show that machine description of the new target architecture is easily obtained. Then, we compare the performance of the COINS with GCC. We conclude that the COINS is acceptable since it is only 25% slower than GCC on average. Based on these experiences, we summarize a way to develop a new COINS machine description for a short period of time.

    CiNii Books

    researchmap

    その他リンク： https://projects.repo.nii.ac.jp/?action=repository_uri&item_id=288848

  • Cell プロセッサの分岐ペナルティを軽減するソフトウェア分岐予測の可能性検討 (プロセッサ アーキテクチャ (2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ (HOKKE-2007))

    吉瀬謙二

    情報処理学会研究報告. [ハイパラォーマンスコンピューティング]   2007 ( 17 )   245 - 250   2007年

    　詳細を見る

  • ABCLib_DRSSED: A parallel eigensolver with an auto-tuning facility

    T Katagiri, K Kise, H Honda, T Yuba

    PARALLEL COMPUTING   32 ( 3 )   231 - 250   2006年3月

    　詳細を見る

  • ABCLibScript: a directive to support specification of an auto-tuning facility for numerical software

    T Katagiri, K Kise, H Honda, T Yuba

    PARALLEL COMPUTING   32 ( 1 )   92 - 112   2006年1月

    　詳細を見る

  • CPUとGPUを用いた並列GEMM演算の提案と実装

    大島聡史, 吉瀬謙二, 片桐孝洋, 弓場敏嗣

    情報処理学会論文誌コンピューティングシステム   47 ( SIG 12(ACS 15) )   317 - 328   2006年

    　詳細を見る

  • Proposal and Implementation of Parallel GEMM Routine Using CPU and CPU

    Satoshi Ohshima, Kenji Kise, Takahiro Katagiri, Toshitsugu Yuba

    47 ( SIG 12(ACS 15) )   317 - 328   2006年

    　詳細を見る

  • A time-to-live based reservation algorithm on fully decentralized resource discovery in Grid computing

    S Tangpongprasit, T Katagiri, K Kise, H Honda, T Yuba

    PARALLEL COMPUTING   31 ( 6 )   529 - 543   2005年6月

    　詳細を見る

  • SimCore/Alpha Functional Simulatorの設計と実装

    吉瀬謙二, 片桐孝洋, 本多弘樹, 弓場敏嗣

    電子情報通信学会論文誌   J88-D-I ( 2 )   143 - 154   2005年

    　詳細を見る

  • 特集 新世代マイクロプロセッサアーキテクチャ タイルプロセッサ

    吉瀬謙二

    情報処理学会会誌 情報処理   46 ( 10 )   1131 - 1137   2005年

    　詳細を見る

  • S-DSMシステムにおけるページ要求時の受信通知を削減する方式

    吉瀬謙二, 田邊浩志, 多忠行, 片桐孝洋, 本多弘樹, 弓場敏嗣

    情報処理学会論文誌コンピューティングシステム   46 ( SIG 12 )   170 - 180   2005年

    　詳細を見る

  • Bimode-Plus分岐予測器の提案

    吉瀬謙二, 片桐孝洋, 本多弘樹, 弓場敏嗣

    情報処理学会論文誌コンピューティングシステム   46 ( SIG 7 )   85 - 102   2005年

    　詳細を見る

  • Special Features New Generation Microprocessor Architecture (1) Tile Processor

    Kenji Kise

    Journal of Information Processing Society of Japan   46 ( 10 )   1131 - 1137   2005年

    　詳細を見る

  • A Method to Reduce the Acknowledgement Message for a Page Request of S-DSM Systems

    Kenji Kise, Hiroshi Tanabe, Tadayuki Ohno, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba

    46 ( SIG 12 )   170 - 180   2005年

    　詳細を見る

  • The bimode plus plus branch predictor

    K Kise, T Katagiri, H Honda, T Yuba

    INNOVATIVE ARCHITECTURE FOR FUTURE GENERATION HIGH-PERFORMANCE PROCESSORS AND SYSTEMS   46 ( SIG 7 )   19 - 26   2005年

    　詳細を見る

    記述言語：英語  

    Web of Science

    researchmap

  • Design and Implementation of the SimCore/Alpha Functional Simulator

    Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba

    J88-D-I ( 2 )   143 - 154   2005年

    　詳細を見る

  • PCクラスタを用いたN-queens問題の求解

    吉瀬謙二, 片桐孝洋, 本多弘樹, 弓場敏嗣

    電子情報通信学会論文誌レター   J87-D-I ( 12 )   1145 - 1148   2004年

    　詳細を見る

  • データ再分散を行う並列Gram-Schmidt再直行化

    片桐孝洋, 吉瀬謙二, 本多弘樹, 弓場敏嗣

    情報処理学会論文誌コンピューティングシステム   45 ( SIG 6(ACS 6) )   75 - 85   2004年

    　詳細を見る

  • Solving the N-queens Problem with a PC Cluster

    Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba

    J87-D-I ( 12 )   1145 - 1148   2004年

    　詳細を見る

  • A Parallel Gram-Schmidt Re-orthogonalization Method Using Data Re-distribution

    Takahiro Katagiri, Kenji Kise, Hiroki Honda, Toshitsugu Yuba

    45 ( SIG 6(ACS 6) )   75 - 85   2004年

    　詳細を見る

  • ホームベースソフトウェア分散共有メモリ上でMigratory Accessを効率良く処理する権限委譲プロトコル

    城田祐介, 吉瀬謙二, 本多弘樹, 弓場敏嗣

    情報処理学会論文誌   44 ( SIG 1(HPC 6) )   103 - 113   2003年

    　詳細を見る

  • Design and Preliminary Implementation of a Particle Simulation Machine for Efficient Short-range Interaction Computations

    Ryo Takata, Kenji Kise, Hiroki Honda, Toshitsugu Yuba

    IPSJ Transactions on Advanced Computing System   44 ( SIG 6(ACS 1) )   96 - 112   2003年

    　詳細を見る

  • The Ownership Delegation Protocol for Migratory Access in Home-based Software Distributed Shared Memory

    Yusuke Shirota, Kenji Kise, Hiroki Honda, Toshitsugu Yuba

    44 ( SIG 1(HPC 6) )   103 - 113   2003年

    　詳細を見る

  • Design and Preliminary Implementation of a Particle Simulation Machine for Efficient Short-range Interaction Computations

    Ryo Takata, Kenji Kise, Hiroki Honda, Toshitsugu Yuba

    IPSJ Transactions on Advanced Computing System   44 ( SIG 6(ACS 1) )   96 - 112   2003年

    　詳細を見る

  • 2レベル・ストライド値予測機構の可能性検討

    吉瀬謙二, 坂井修一, 田中英彦

    情報処理学会論文誌   41 ( 5 )   1340 - 1350   2000年

    　詳細を見る

  • Performance Potential of Two-level Stride Value Predictor

    Kenji Kise, Shuichi Sakai, Hidehiko Tanaka

    41 ( 5 )   1340 - 1350   2000年

    　詳細を見る

  • An Efficient Algorithm for the Euclidean Distance Transformation

    Toshihiro Kato, Tomio Hirata, Toyofumi Saito, Kenji Kise

    J78-D-2 ( 12 )   1750 - 1757   1995年

    　詳細を見る

  • ユークリッド距離変換アルゴリズムの効率化

    加藤敏洋, 平田富夫, 斉藤豊文, 吉瀬謙二

    電子情報通信学会論文誌   J78-D-2 ( 12 )   1750 - 1757   1995年

    　詳細を見る

▼全件表示

講演・口頭発表等

  • 多数演算器方式における演算器利用率の検討

    情報処理学会研究報告97-ARC-125  1997年 

    　詳細を見る

  • Instruction fetch efficiency on ALUS architecture

    1997年 

    　詳細を見る

  • マルチレベル・ストライド値予測機構による命令レベル並列性の向上

    並列処理シンポジウムJSPP99論文集  1999年 

    　詳細を見る

  • 制御フローコードを分離するプロセッサアーキテクチャの提案

    情報処理学会研究報告2002-ARC-150  2002年 

    　詳細を見る

  • SimAlpha: C++で記述したもうひとつのAlphaプロセッサシミュレータ

    情報処理学会研究報告2002-ARC-149  2002年 

    　詳細を見る

  • DEM-1: A Particle Simulation Machine for Efficient Short-Range Interaction Computations

    International Parallel and Distributed Processing Symposium (IPDPS-2002)  2002年 

    　詳細を見る

  • Processor Architecture to Enhance the Control Flow Code Execution

    2002年 

    　詳細を見る

  • FIBER:A Generalized Framework for Auto-tuning Software

    Lecture Note in Computer Science (LNCS)  2003年 

    　詳細を見る

  • SimAlpha Version 1.0: Simple and Readable Alpha Processor Simulator

    Lecture Note in Computer Science (LNCS)  2003年 

    　詳細を見る

  • Bimode-Plus分岐予測器の提案

    電子情報通信学会技術研究報告CPSY2003-10  2003年 

    　詳細を見る

  • FIBER:A Generalized Framework for Auto-tuning Software

    Lecture Note in Computer Science (LNCS)  2003年 

    　詳細を見る

  • SimAlpha Version 1.0: Simple and Readable Alpha Processor Simulator

    Lecture Note in Computer Science (LNCS)  2003年 

    　詳細を見る

  • Bimode-Plus Branch Predictor

    2003年 

    　詳細を見る

  • S-DSMシステムの受信通知オーバヘッドを削減する方式

    電子情報通信学会技術研究報告CPSY2004-44  2004年 

    　詳細を見る

  • The SimCore/Alpha Functional Simulator

    Workshop on Computer Architecture Education (WCAE-2004)  2004年 

    　詳細を見る

  • DEM-1: A Particle Simulation Machine for Efficient Short-Range Interaction Computations

    International Parallel and Distributed Processing Symposium (IPDPS-2002)  2002年 

    　詳細を見る

  • Effect of Auto-tuning with User's Knowledge for Numerical Software

    Proceedings of ACM Computing Frontiers 04  2004年 

    　詳細を見る

  • A Super Instruction-Flow Architecture for High Performance and Low Power Processors

    Proceedings of the Innovative Architecture on Future Generation High-Performance Processors and Systems(IWIA-2004)  2004年 

    　詳細を見る

  • The SimCore/Alpha Functional Simulator

    Workshop on Computer Architecture Education (WCAE-2004)  2004年 

    　詳細を見る

  • Effect of Auto-tuning with User's Knowledge for Numerical Software

    Proceedings of ACM Computing Frontiers 04  2004年 

    　詳細を見る

  • A Super Instruction-Flow Architecture

    International Symposium on Low-Power and High-Speed Chips (COOL Chips VII)  2004年 

    　詳細を見る

  • A Super Instruction-Flow Architecture for High Performance and Low Power Processors

    Proceedings of the Innovative Architecture on Future Generation High-Performance Processors and Systems(IWIA-2004)  2004年 

    　詳細を見る

  • Evaluation of the Acknowledgment Reduction in a Software-DSM System

    Lecture Note in Computer Science (LNCS)  2005年 

    　詳細を見る

  • S-DSMシステムにおけるページ要求時の受信通知を削減する方式

    先進的計算基盤システムシンポジウムSACSIS2005論文集  2005年 

    　詳細を見る

  • 極端な偏りを利用するBimode++分岐予測器の提案

    情報処理学会研究報告2005-ARC-161  2005年 

    　詳細を見る

  • A Super Instruction-Flow Architecture

    International Symposium on Low-Power and High-Speed Chips (COOL Chips VII)  2004年 

    　詳細を見る

  • SimCore/Alpha Functional Simulatorの設計と評価

    情報処理学会研究報告2004-ARC-156  2004年 

    　詳細を見る

  • The Bimode++ Branch Predictor Using the Feature of Extremely Biased Branches

    2005年 

    　詳細を見る

  • The Bimode++ Branch Predictor

    Proceedings of the Innovative Architecture on Future Generation High-Performance Processors and Systems(IWIA-2005)  2005年 

    　詳細を見る

  • 現実的な構成を保ちながら大幅な予測ミスの削減を図るgshare+分岐予測

    情報処理学会研究報告2006-EMB-2  2006年 

    　詳細を見る

  • 相乗り通信を利用したソフトウェアDSMの通信回数削減手法

    情報処理学会研究報告2007-ARC-169  2006年 

    　詳細を見る

  • MPIとの比較によるソフトウェアDSMの性能評価

    情報処理学会研究報告2007-ARC-169  2006年 

    　詳細を見る

  • Parallel Processing of Matrix Multiplication in a CPU and GPU Heterogeneous Environment

    Lecture Note in Computer Science (LNCS)  2006年 

    　詳細を見る

  • Ainori Communication : A Method to Reduce the Page Transfer of S-DSM Systems

    2006年 

    　詳細を見る

  • The Bimode++ Branch Predictor

    Proceedings of the Innovative Architecture on Future Generation High-Performance Processors and Systems(IWIA-2005)  2005年 

    　詳細を見る

  • Evaluation of the Acknowledgment Reduction in a Software-DSM System

    Lecture Note in Computer Science (LNCS)  2005年 

    　詳細を見る

  • A Method to Reduce the Acknowledgement Message for a Page Request of S-DSM Systems

    2005年 

    　詳細を見る

  • 多機能メニーコアを実現するアーキテクチャ技術Feature-Packingの構想

    情報処理学会研究報告2007-ARC-175  2007年 

    　詳細を見る

  • 実用的かつコードのシンプルさを追求したCell BEの機能レベルシミュレータSimCellの設計と実装

    コンピュータシステム・シンポジウム(ComSys2007)論文集  2007年 

    　詳細を見る

  • Cell BE機能レベルシミュレータの設計と実装

    情報処理学会研究報告2007-ARC-174  2007年 

    　詳細を見る

  • マルチコアプログラミングコンテスト「Cellスピードチャレンジ2007」実施報告

    情報処理学会研究報告2007-ARC-174  2007年 

    　詳細を見る

  • 分岐履歴のパターンマッチングと命令アドレスを用いた分岐予測精度の検討

    情報処理学会第69回全国大会  2007年 

    　詳細を見る

  • ハードウェア分岐予測機構を持たないプロセッサにおけるソフトウェア分岐予測の可能性

    情報処理学会第69回全国大会  2007年 

    　詳細を見る

  • A Performance Comparison of Parallel Applications between Software-DSM and MPI

    2006年 

    　詳細を見る

  • Parallel Processing of Matrix Multiplication in a CPU and GPU Heterogeneous Environment

    Lecture Note in Computer Science (LNCS)  2006年 

    　詳細を見る

  • マルチコア・プロセッサにおけるSimCellを用いたキャッシュコアの可能性の検討

    2007年 

    　詳細を見る

    会議種別：ポスター発表  

    researchmap

  • 予測精度の限界を目指すパターンマッチングを用いた分岐予測手法の検討と評価

    情報処理学会研究報告2007-ARC-175  2007年 

    　詳細を見る

  • Examination and estimation of the branch predictors using pattern matching pursing excellent prediction accuracy

    2007年 

    　詳細を見る

  • Feature-Packing: Architectural-level Techniques for Multifunction Many-core

    2007年 

    　詳細を見る

  • The Cell BE Functional Simulator SimCell that is Designed and Implemented Pursuing Practical and Simply Coded Simulator

    2007年 

    　詳細を見る

  • Design and Implementation of Cell BE Functional Simulator

    2007年 

    　詳細を見る

  • The Report on Multicore Programming Contest Cell Speed Challenge 2007

    2007年 

    　詳細を見る

  • 多数コアを集積するCMPにおける階層型ネットワークの検討

    情報処理学会第69回全国大会  2007年 

    　詳細を見る

  • ソフトウェアDSM MochaとMPIの並列ベンチマークを用いた性能評価

    情報処理学会研究報告2007-ARC-172  2007年 

    　詳細を見る

  • 通信量の密度に着目したS-DSM開発支援ツールS-CATの機能拡張

    情報処理学会研究報告2007-DSM-44  2007年 

    　詳細を見る

  • 電力的制約を考慮した低消費電力指向最適化コンパイラ

    情報処理学会研究報告2007-ARC-172  2007年 

    　詳細を見る

  • Cellプロセッサの分岐ペナルティを軽減するソフトウェア分岐予測の可能性検討

    情報処理学会研究報告2007-ARC-172  2007年 

    　詳細を見る

  • A Performance Comparison of Software-DSM Mocha and MPI Using Parallel Benchmarks

    2007年 

    　詳細を見る

  • Extension of S-DSM Development Assistance Tool S-CAT Focusing on Density of Communication Volume

    2007年 

    　詳細を見る

  • An Optimization Compiler Considering Energy Limitation for CPU Energy Reduction

    2007年 

    　詳細を見る

  • 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案

    情報処理学会研究報告2007-ARC-176  2008年 

    　詳細を見る

  • The proposal of Cache Core which supports data supply on multifunctional many-core processors

    2008年 

    　詳細を見る

▼全件表示