Memory Allocation Method for Indirect Addressing with an Index Register

Yuhei Kaneko Nobuhiko Sugino, Akinori Nishihara

Proceesings of Asia Pacific Conference on Circuits and Systems   2002

非決定要素をもつDSPプログラムの可視化手法

三好健文, 田所想平, 杉野暢彦

第17回ディジタル信号処理シンポジウム講演論文集   B2-2   2002

インデックス修飾更新に有効なアドレス配置手法

金子雄平, 杉野暢彦, 西原明法

第17回ディジタル信号処理シンポジウム講演論文集   B2-1   2002

Memory Allocation Method for Indirect Addressing with an Index Register

Yuhei Kaneko Nobuhiko Sugino, Akinori Nishihara

Proceesings of Asia Pacific Conference on Circuits and Systems   2002

Code optimization technique for indirect addressing DSPs with consideration in local computational order and memory allocation

N Sugino, A Nishihara

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E84A ( 8 )   1960 - 1968   2001.8

±2^n自動更新可能な間接アドレッシングDSPのための変数配置の一改善方法

杉野暢彦, 松浦智之, 西原明法

第16回ディジタル信号処理シンポジウム講演論文集   777 - 782   2001

New Cost Evaluation Schemes in Graph-based Memory Allocation Method for a Indirect Addressing DSP

N. Sugino, T. Matsuura, A. Nishihara

Proceedings of the 15th European Conference on Circuit Theory and Design   ( II )   221 - 224   2001

New Cost Evaluation Schemes in Graph-based Memory Allocation Method for a Indirect Addressing DSP

N. Sugino, T. Matsuura, A. Nishihara

Proceedings of the 15th European Conference on Circuit Theory and Design   ( II )   221 - 224   2001

マルチターゲットDSPコンパイラ

許行洲, 杉野暢彦, 西原明法

電子情報通信学会技術研究報告   ( DSP2000-18 )   77 - 84   2000

DSPプログラミングとコンパイラ事例

杉野暢彦, 西原明法

高速信号処理応用技術学会誌   l.3 ( 3 )   8 - 14   2000

DSPプログラミングとコンパイラ事例

杉野暢彦, 西原明法

高速信号処理応用技術学会誌   3 ( 3 )   8 - 14   2000

後置自動メモリ複製操作付きの命令を有するDSPのための計算順序決定方法とメモリ配置決定方法とそれらのコンパイラへの応用

杉野暢彦, 橋本淳, 船木春重, 西原明法

第14回ディジタル信号処理シンポジウム講演論文集   605 - 610   2000

新しい重み付評価関数に基づく間接アドレシングDSPのための変数配置方法

松浦智之, 杉野暢彦, 西原明法

電子情報通信学会技術研究報告   ( DSP2000-70 )   61 - 66   2000

Memory Address Allocation Method for an Indirect Addressing DSP with 2^m^ Modulo Update Operations

T. Haga, N. Sugino, A. Nishihara

Proceedings of 1999 International Symposium on Intelligent Signal Processing and Communication Systems   605 - 608   1999

Memory Address Allocation Method for a Indirect Addressing DSP with Considering Modification of Local Computational Order

N. Sugino, H. Funaki, A. Nishihara

Proceedings of ISCAS'99   III   496 - 499   1999

インデックス付ＡＲ自動更新についてのアドレス配置手法

妹尾竜太郎, 杉野暢彦, 西原明法

第14回ディジタル信号処理シンポジウム 講演論文集   633 - 638   1999

更新レンジの広いアドレスレジスタの複数使用による間接アドレッシングDSPのための効率的なメモリアドレス配置

小暮央, 杉野暢彦, 西原明法

第12回回路とシステム(軽井沢)ワークショップ論文集   415 - 420   1999

Memory Address Allocation Method for an Indirect Addressing DSP with 2^m^ Modulo Update Operations

T. Haga, N. Sugino, A. Nishihara

Proceedings of 1999 International Symposium on Intelligent Signal Processing and Communication Systems   605 - 608   1999

Memory Address Allocation Method for a Indirect Addressing DSP with Considering Modification of Local Computational Order

N. Sugino, H. Funaki, A. Nishihara

Proceedings of ISCAS'99   III   496 - 499   1999

Design of nonuniform FIR filter banks with rational sampling factors

T Watanabe, Y Shibahara, T Kida, N Sugino

APCCAS '98 - IEEE ASIA-PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS   69 - 72   1998

Design of nonuniform FIR filter banks with rational sampling factors

T Watanabe, Y Shibahara, T Kida, N Sugino

APCCAS '98 - IEEE ASIA-PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS   69 - 72   1998

モジュロー更新を考慮した間接アドレッシングのためのメモリ配置手法

杉野暢彦

第12回ディジタル信号処理シンポジウム講演論文集   633 - 638   1997

DSP Code Optimization Methods Utilizing Address Operations at the Codes without Memory Accesses

NOBUHIKO SUGINO

IEICE Trans. Fundamentals   E80-A ( 12 )   2562 - 2571   1997

アドレスレジスタの±2以内の更新命令によるアドレス配置の最適化手法

杉野暢彦

第10回 回路とシステム軽井沢ワークショップ偏文集   1997

DSP Code Optimization Methods Utilizing Address Operations at the Codes without Memory Accesses

NOBUHIKO SUGINO

IEICE Trans. Fundamentals   E80-A ( 12 )   2562 - 2571   1997

DSP code optimization utilizing memory addressing operation

N Sugino, S Iimuro, A Nishihara, N Fujii

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES   E79A ( 8 )   1217 - 1224   1996.8

Improved code optimization method utilizing memory addressing operation and its application to DSP compiler

N Sugino, H Miyazaki, S Iimuro, A Nishihara

ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 2   249 - 252   1996

Computational ordering of adaptive digital networks under pipeline constraints and its application to DSP compilers

N Sugino, J Vilasdechanon, K LikitAnurucks, A Nishihara

APCCAS '96 - IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS '96   101 - 104   1996

Dsp Compiler for Matrix and Vector Expressions with Automatic Computational Ordering

NOBUHIKO SUGINO

IEICE Transaction   E78-A ( 8 )   989 - 995   1995

Dsp Compiler for Matrix and Vector Expressions with Automatic Computational Ordering

NOBUHIKO SUGINO

IEICE Transaction   E78-A ( 8 )   989 - 995   1995

Code Optimization Method Utilizing Memory Addressing Operation and its Application to DSP Compiler

NOBUHIKO SUGINO

1994 IEEE ASIA-PACIFIC CONFERENCE ON CIRCUIT AND SYSTEMS PROCEEDINGS   1994

Architecture Driven Computational Ordering and Code Generation Method for DSP Compiler

NOBUHIKO SUGINO

1994 IEEE ASIA-PACIFIC CONFERENCE ON CIRCUIT AND SYSTEMS PROCEEDINGS   1994

Code Optimization Method Utilizing Memory Addressing Operation and its Application to DSP Compiler

NOBUHIKO SUGINO

1994 IEEE ASIA-PACIFIC CONFERENCE ON CIRCUIT AND SYSTEMS PROCEEDINGS   1994

Architecture Driven Computational Ordering and Code Generation Method for DSP Compiler

NOBUHIKO SUGINO

1994 IEEE ASIA-PACIFIC CONFERENCE ON CIRCUIT AND SYSTEMS PROCEEDINGS   1994

Frequency-Domain Simulator of Digital Networks from Structual Description

NOBUHIKO SUGINO

Transactions of the IEICE   E73 ( 11 )   1804 - 1806   1990

Frequency-domain simulator of digital networks from the structural description

SUGINO N.

Tranc. IEICE   E73 ( 11 )   1804 - 1806   1990

Frequency-Domain Simulator of Digital Networks from Structual Description

NOBUHIKO SUGINO

Transactions of the IEICE   E73 ( 11 )   1804 - 1806   1990

Frequency-Domain Simulator of Digital Networks from the Structural Description

Nobuhiko Sugino, Akinori Nishihara

Trans.IEICE   E73 ( 11 )   1804 - 1806   1990

Computational Ordering of Digital Networks under Pipeline Constraints and its Application to DSP Compilers

N.Sugino, S.Ohbi A.Nishihara

The Transactions of the IEICE   E72   12   1989

Computational Ordering of Digital Networks under Pipeline Constraints and its Application to DSP Compilers

Nobuhiko Sugino, Seiji Ohbi, Akinori Nishihara

Application to DSP Compilers   E72 ( 12 )   1299 - 1306   1989

Computational Ordering of Digital Networks under Pipeline Constraints and its Application to DSP Compilers

N.Sugino, S.Ohbi A.Nishihara

The Transactions of the IEICE   E72   12   1989

Computational Ordering of Digital Networks under Pipeline Constraints and its Application to DSP Compilers

Nobuhiko Sugino, Seiji Ohbi, Akinori Nishihara

Application to DSP Compilers   E72 ( 12 )   1299 - 1306   1989

ディジタル信号処理回路の計算順序決定とそのシグナルプロセッサ用コンパイラへの応用

杉野暢彦, 年清昭彦, 渡部英二, 西原明法

電子情報通信学会論文誌(A)   J71-A ( 2 )   327 - 335   1988

ディジタル信号処理回路の計算順序決定とそのシグナルプロセッサ用コンパイラへの応用

杉野暢彦

電子情報通信学会論文誌A   J71-A   2   1988

Computational Ordering of Digital Networks and its Application to a Compiler System for Digital Signal Processors

NOBUHIKO SUGINO

The Transactions of the IEICE   J71-A   2   1988

コンパイラによる複数最適化方法の統合に関する一考察

2005 

ディジタルロックインアンプの実現に関する一考察

電子情報通信学会回路とシステム研究会  2005 

インデックス修飾更新に有効なアドレ

第17回ディジタル信号処理シンポジウム  2002 

`Memory Allocation Method for Indirect Addressing with Index Register

Asia Pacific Conference on Circuits and Systems  2002 

`Memory Allocation Method for Indirect Addressing with Index Register

Asia Pacific Conference on Circuits and Systems  2002 

DSP Memory Allocation Method for Indirect Addressing with Wide Range Update Operation by Multiple Registers

1998 Asia-Pacific Conference on Circuits and Systems  1998 

Memory Allocation Method for an Indirect Addressing DSP with $2^m$ Modulo Update Operations

International Symposium on Intelligent Signal Processing and Communication Systems  1999 

インデクス付き更新を考慮した間接アドレッシングDSPのメモリ配置手法

第14回ディジタル信号処理シンポジウム  1999 

Memory Address Allocation Method for an Indirect Addressing DSP with Consideration of Modification in Local Computational Order

International Symposium on Circuits and Systems '99  1999 

更新レンジの広いアドレスレジスタの複数使用による間接アドレシングDSPのための効率的なメモリアドレス配置

第12回 回路とシステム(軽井沢)ワークショップ  1999 

更新レンジの広いアドレスレジスタの複数使用による間接アドレッシングDSPのために効率的なメモリアドレス配置

第12回 回路とシステム(軽井沢)ワークショップ  1999 

Memory Allocation Method for an Indirect Addressing DSP with $2^m$ Modulo Update Operations

International Symposium on Intelligent Signal Processing and Communication Systems  1999 

Memory Address Allocation Method for an Indirect Addressing DSP with Consideration of Modification in Local Computational Order

International Symposium on Circuits and Systems '99  1999 

DSP Memory Allocation Method for Indirect Addressing with Wide Range Update Operation by Multiple Registers

1998 Asia-Pacific Conference on Circuits and Systems  1998 

更新レンジの広い複数アドレスレジス タによる間接アドレッシングDSPのメモリアドレス配置手法

第11回 回路とシステム(軽井沢)ワークショップ  1998 

モジュロー更新を考慮した間接アドレッシングのためのメモリ配置方法

第12回ディジタル信号処理シンポジウム  1997 

Memory Address Allocation Method for a DSP with +-2 Update Operations in Indirect Addressing

European Conference on Circuit Theory and Design  1997 

Code Optimization Techniques based on Computational Re-Ordering and their Application to C-language Compiler for Pipelined DSPs

1997 International Technical Conference on Circuits/Systems,Computers and Communications  1997 

Memory Allocation Methods for a DSP with Indirect Addressing Modes and their Application to Compilers

International Symposium on Circuits and Systems '97  1997 

アドレスレジスタの$\pm 2$以内の更新命令によるアドレス配置の最適化手法

第10回 回路とシステム軽井沢ワークショップ  1997 

Memory Address Allocation Method for a DSP with +-2 Update Operations in Indirect Addressing

European Conference on Circuit Theory and Design  1997 

Code Optimization Techniques based on Computational Re-Ordering and their Application to C-language Compiler for Pipelined DSPs

1997 International Technical Conference on Circuits/Systems,Computers and Communications  1997 

Memory Allocation Methods for a DSP with Indirect Addressing Modes and their Application to Compilers

International Symposium on Circuits and Systems '97  1997 

間接アドレッシングでのメモリ配置も考慮したDSPコード最適化手法

第13回ディジタル信号処理シンポジウム  1998 

Improved Code Optimization Method Utilizing Memory Addressing Operation and its Application to DSP Compiler

1996 International Symposium on Circuits and Systems  1996 

DSPコード自動生成におけるメモリアドレシング最適化

第10回ディジタル信号処理シンポジウム  1995 

メモリアクセスのないコードも考慮したメモリアドレッシング最適化とDSPコード自動生成

回路とシステム・VLSI設計技術・デジタル信号処理研究会  1995 

メモリアドレッシング最適化の改善とそのDSPコンパイラへの応用

第11回ディジタル信号処理シンポジウム  1996 

Computational Ordering of Adaptive Digital Networks under Pipeline Constraints and Its Application to DSP Compilers

IEEE Asia Pacific Conference on Circuits and Systems ' 96  1996 

DSPコード最適化におけるメモリ配置の改良

電子情報通信学会基礎・境界ソサイエティ大会  1996 

Code Optimization Method for DSP's with Multiple Memory Addressing Registers and its Application to Compilers

IEEE TENCON '96  1996 

複数アドレスレジスタについてのメモリアドレッシングの最適化一手法

回路とシステム・VLSI設計技術・デジタル信号処理研究会  1996 

Improved Code Optimization Method Utilizing Memory Addressing Operation and its Application to DSP Compiler

1996 International Symposium on Circuits and Systems  1996 

Computational Ordering of Adaptive Digital Networks under Pipeline Constraints and Its Application to DSP Compilers

IEEE Asia Pacific Conference on Circuits and Systems ' 96  1996 

Code Optimization Method for DSP's with Multiple Memory Addressing Registers and its Application to Compilers

IEEE TENCON '96  1996 

動的再構成可能プロセッサのためのコンテキスト自動抽出とプログラムの等価変換による改善の検討

電子情報通信学会２００６年ソサイエティ大会，A-3-4  2006 

マルチプロセッサ用の信号処理アルゴリズム向け最適化コンパイラの研究

電子情報通信学会２００６年ソサイエティ大会  2006 

Improved Computational Ordering Method forDSP Compiler to Minimize Latency

1992 Asia Pacific Conference on Circuits and Systems  1992 

コンパイラにおける複数のコード最適化方法の統合に関する一考察

電子情報通信学会 回路とシステム研究会  2006 

DSPのメモリアドレッシングを活用したコード最適化方法とコンパイラへの応用

1992年電子情報通信学会秋季大会  1992 

確率モデルにもとづく細粒度自動並列化コンパイラの検討

電子情報通信学会２００６年ソサイエティ大会  2006 

Improved Computational Ordering Method forDSP Compiler to Minimize Latency

1992 Asia Pacific Conference on Circuits and Systems  1992 

柔軟なシステム設計のためのシミュレーション環境MICSの動作速度の評価

電子情報通信学会２００７年総合大会  2007 

`DSP Code Optimization by Use of Code Compression Method Based on Neural Network

1993 

計算順序決定法の改良とDSPコンパイラへの応用($\mu$PD7720, $\mu$PD7725, TMS32010, TMS32020)

回路とシステム研究会  2009 

`DSP Code Optimization by Use of Code Compression Method Based on Neural Network

1993 

Architecture Driven Computational Ordering and Code Generation Method for DSP Compiler

1994 Asia Pacific Conference on Circuits and Systems  1994 

Code Optimization Method Utilizing Memory Addressing Operation and Its Application to DSP Compiler

1994 Asia Pacific Conference on Circuits and Systems  1994 

メモリアドレッシングの最適化とDSPコード自動生成

回路とシステム、ＶＬＳＩ設計技術、デジタル信号処理研究会  1994 

Architecture Driven Computational Ordering and Code Generation Method for DSP Compiler

1994 Asia Pacific Conference on Circuits and Systems  1994 

Code Optimization Method Utilizing Memory Addressing Operation and Its Application to DSP Compiler

1994 Asia Pacific Conference on Circuits and Systems  1994 

データドリブンに基づくバス解析の一手法

2005 

コンパイラにおける複数最適化方法の統合技術に関する一考察

電子情報通信学会回路とシステム研究会  2005 

Techniques for Analysis and Parallelization of Program by Use Of 3-D Representation Space

2005年並列／分散／協調処理に関する 『武雄』サマー・ワークショップ（SWoPP武雄2005）  2005 

A technique to analyze bus architecture driven by data stream

電子情報通信学会回路とシステム研究会  2005 

記憶資源の有効利用を図ったDSPコードの自動生成

第4回ディジタル信号処理シンポジウム  1989 

Computational Ordering of Digital Networks under Pipeline Constraints and its Application to Compiler for DSPs

European Conference on Circuit Theory and Design  1989 

パイプラインを有するDSPに適したディジタルフィルタ計算順序の決定法とそれを応用したコンパイラ

第2回回路とシステム軽井沢ワークショップ  1989 

Computational Ordering of Digital Networks under Pipeline Constraints and its Application to Compiler for DSPs

European Conference on Circuit Theory and Design  1989 

DSPによる信号処理の実現に適したコンパイラシステムの開発

第5回ディジタル信号処理シンポジウム  1990 

ディジタルフィルタの構造記述からの周波数領域シミュレータ

1990年電子情報通信学会秋季全国大会  1990 

DSP Compiler for Matrix/Vector Expressions with Automatic Computational Ordering

1991 European Conference on Circuit Theory and Design  1991 

Computational Ordering of Adaptive Digital Networks

1991 International Symposium on Circuits and Systems  1991 

DSP Compiler for Matrix/Vector Expressions with Automatic Computational Ordering

1991 European Conference on Circuit Theory and Design  1991 

Computational Ordering of Adaptive Digital Networks

1991 International Symposium on Circuits and Systems  1991 

第二世代DSP用コンパイラシステム--- 第1世代DSP用コンパイラシステムDIMPLの改良へのアプローチ

回路とシステム研究会  1987