Updated on 2026/03/10

写真a

 
HARA YUKO
 
Organization
School of Engineering Visiting Professor
Title
Visiting Professor
External link

News & Topics

Research Areas

  • Informatics / Computer system

Papers

▼display all

MISC

▼display all

Research Projects

  • リサイクル半導体を活用したサステイナブルかつセキュアIoTプラットフォームの構築

    Grant number：24KK0184  2024.9 - 2028.3

    日本学術振興会  科学研究費助成事業  国際共同研究加速基金(海外連携研究)

    原 祐子

    　 More details

    Grant amount：\20930000 （ Direct Cost: \16100000 、 Indirect Cost：\4830000 ）

    researchmap

  • Distributed Machine Learning Methodology and System for Real-time Inference with Large-scale Point Clouds Towards Mobility Innovation

    Grant number：23H00464  2023.4 - 2027.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research  Grant-in-Aid for Scientific Research (A)

    　 More details

    Grant amount：\46280000 （ Direct Cost: \35600000 、 Indirect Cost：\10680000 ）

    researchmap

  • Trustworthy IoTシステム設計基盤の構築

    2023 - 2028

    科学技術振興機構  戦略的な研究開発の推進 戦略的創造研究推進事業 CREST 

    原 祐子

    　 More details

    近年、IC製造工程に外部企業が関わることで、IC設計技術(IP)盗用や非正規品流通の問題が深刻化しています。本研究は、ICサプライチェーン全体の安全性要件を抽出・モデル化し、その要件を満たす新たな仕組みを高機能暗号を基盤として構築することで、ICのIP保護と真正性確認の一括した実現を目指します。この仕組みをIC設計時にby-Designで設計情報に組み込むための設計手法とその設計環境を開発します。

    researchmap

    J-GLOBAL

  • IoTエッジ向け組込みハードウェア/ソフトウェアのセキュア設計

    Grant number：16817744  2022 - 2024

    戦略的な研究開発の推進 戦略的創造研究推進事業 創発的研究支援事業 

    原 祐子

    　 More details

  • 情報鮮度 AoI に関する基礎理論の確立と多様な情報通信システムへの応用

    Grant number：21H03399  2021.4 - 2024.3

    日本学術振興会  科学研究費助成事業 基盤研究(B)  基盤研究(B)

    井上 文彰, 桂井 麻里衣, 中山 悠, 西尾 理志, 原 祐子, 久野 大介, 丸田 一輝

    　 More details

    Grant amount：\17290000 （ Direct Cost: \13300000 、 Indirect Cost：\3990000 ）

    リアルタイム情報共有は，近未来における多様な情報通信アプリケーションを支える最重要機能の一つであると目されている.リアルタイム情報共有の性能評価には遅延時間を始めとする従来の性能指標では不十分であることが知られており，その解決のために近年導入されたのが Age of Information (AoI) の概念である. AoI は情報鮮度を定量化する指標であり，その応用性への高い期待から，最近では活発な研究が国際的に行われ始めている.しかし，AoI の概念を実際のアプリケーションへ応用する上で，「AoI の目標値をいかに客観的かつ合理的に定めるか」という本質的な課題に対し，十分な知見が未だ得られていない.本研究課題は，俯瞰的な理論研究と実際的な応用研究を並行して実施し，それらの成果を統合することにより，多様なシステムへ適用可能な形でこの問題の解決に取り組むことを目的とする.
    本年度は，応用研究の題材として，水中画像伝送システム，車載スモールセルネットワーク，クラウドゲーミングシステム，ならびに人工知能 (AI) エッジ推論システムを取り上げ，これらのシステムの数理モデル化と解析を実施した．特に，水中画像伝送システムについては通信における物理層レベルからのモデル化に加え，深層学習に基づいて情報源・通信路結合符号化と変調を一括化する新たな手法を具体的に検討した．
    また，理論研究については，離散集合ならびに連続値集合上に値を取る二種類の連続時間確率過程について，AoI とモニタリング精度を結びつける定式化ならびに諸量の特徴づけを行った．

    researchmap

  • Integration of Imperfect Network Transfer and Computing Towards Low-Latency Systems

    Grant number：20K21789  2020.7 - 2023.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Challenging Research (Exploratory)  Grant-in-Aid for Challenging Research (Exploratory)

    　 More details

    Grant amount：\6370000 （ Direct Cost: \4900000 、 Indirect Cost：\1470000 ）

    researchmap

  • Fundamental Technologies of Efficient Analysis and Design for Approximate Computing-based Embedded Systems

    Grant number：23K20377  2020.4 - 2025.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research  Grant-in-Aid for Scientific Research (B)

    　 More details

    Grant amount：\17420000 （ Direct Cost: \13400000 、 Indirect Cost：\4020000 ）

    researchmap

  • Fundamental Technologies of Efficient Analysis and Design for Approximate Computing-based Embedded Systems

    Grant number：20H04154  2020.4 - 2025.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)  Grant-in-Aid for Scientific Research (B)

    　 More details

    Grant amount：\17420000 （ Direct Cost: \13400000 、 Indirect Cost：\4020000 ）

    researchmap

  • スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築

    Grant number：20H00590  2020.4 - 2024.3

    日本学術振興会  科学研究費助成事業 基盤研究(A)  基盤研究(A)

    冨山 宏之, 佐藤 寿倫, 原 祐子, 李 陽, 請園 智玲, 三浦 典之, 崎山 一男

    　 More details

    Grant amount：\44850000 （ Direct Cost: \34500000 、 Indirect Cost：\10350000 ）

    スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築に向けて、(a)スケーラブルな物理セキュリティを可能にする近似演算回路の開発、(b)物理セキュリティ強度要求に応じたACマスキング回路の自動合成技術の開発、(c)スケーラブルな物理セキュリティに関する安全性指標の理論の構築について研究を実施した。
    (a)スケーラブルな物理セキュリティを可能にする近似演算回路の開発に関して、FPGAを対象として32ビットの可変精度近似乗算器を開発した。また、多くの近似計算回路の構成要素となる半加算器について、その物理的情報漏洩量や物理セキュリティ耐性について、回路シミュレータを利用して調査した。
    (b)物理セキュリティ強度要求に応じたACマスキング回路の自動合成技術の開発に関して、可変精度近似乗算器を利用する高位合成手法を開発した。プログラム中の各乗算について、近似して良いか、あるいは、正確に計算すべきかを自動的に決定する。また、軽量暗号アルゴリズムChaskeyの専用ハードウェアを高位合成の最適化を利用してFPGA実装し、高位合成の最適化が電力解析攻撃への脆弱性に与える影響を評価した。
    (c)スケーラブルな物理セキュリティに関する安全性指標の理論の構築に関して、NISTで選定中の認証付き暗号候補に対して、暗号アルゴリズムの構造、パラメータ、及び演算の違いがソフトウェア実装性能に与える影響を明らかにした。その中で、加算器を用いた候補に対してサイドチャネル攻撃を柔軟に付与する手法を検討した。また、単純電磁波攻撃を用いてニューラルネットワークの活性化関数を識別する手法を提案し、多重パーセプトロンをArduino Unoに実装して攻撃評価を行った。更に、FPGA実装を対象としてサイドチャネル攻撃を評価するフレームワークを作成した。

    researchmap

  • 小型IoTエッジデバイスの軽量暗号アーキテクチャ設計

    Grant number：16817744  2020 - 2022

    戦略的な研究開発の推進 戦略的創造研究推進事業 AIP加速課題 

    原 祐子, 李陽

    　 More details

  • 大量ストリームデータのリアルタイム処理に向けた柔軟なアーキテクチャ探索と設計環境構築

    Grant number：16817744  2018 - 2019

    戦略的な研究開発の推進 戦略的創造研究推進事業 ACT-I加速課題 

    原 祐子

    　 More details

  • Effective Energy Saving in Embedded Systems by Aggressive Approximate Computing

    Grant number：17H04677  2017.4 - 2020.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Young Scientists (A)  Grant-in-Aid for Young Scientists (A)

    Yuko Hara-Azumi

    　 More details

    Grant amount：\13910000 （ Direct Cost: \10700000 、 Indirect Cost：\3210000 ）

    Most applications in Internet-of-Things (IoT) are found to be able to approximate parts of their implementations without incurring noticeable output results. Traditionally, in signal processing, some approximation that is not perceptible to human senses have been employed only in seat of experts’ pants approaches. This research aimed to develop a novel design paradigm in embedded systems designs that aggressively and systematically leverages tolerable approximations of a target application. First, a framework to statically analyze approximatable parts, SSA-AC, has been developed. Furthermore, on three representative IoT applications, we demonstrated that our proposed approximation techniques can efficiently outperform conventional (precise) hardware acceleration techniques.

    researchmap

  • 大量ストリームデータのリアルタイム処理に向けた柔軟なアーキテクチャ探索と設計環境構築

    Grant number：16817744  2016 - 2017

    科学技術振興機構  戦略的な研究開発の推進 戦略的創造研究推進事業 ACT-I 

    原 祐子

    　 More details

    多様な組込み・IoTアプリケーションに利用可能な汎用・柔軟性、計算処理とエネルギーの高効率性という相反する技術課題を両立する、新たな超小型省エネルギープロセッサおよびその設計支援環境を開発します。ビッグデータ社会で絶え間なく生成されるストリームデータを、データセンタ等のクラウドを介さずにエッジ端末内でリアルタイム処理可能にすることで、新サービス創出と社会問題の解決に繋げます。

    researchmap

    J-GLOBAL

  • Hardware Design Methodology to Utilize Next-Generation Device That May Not Work Properly

    Grant number：15H02679  2015.4 - 2020.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)  Grant-in-Aid for Scientific Research (B)

    YAMASHITA Shigeru

    　 More details

    Grant amount：\17810000 （ Direct Cost: \13700000 、 Indirect Cost：\4110000 ）

    When we design a circuit with unreliable devices, the circuit may output wrong values for certain input patterns. Even so, when such errors can be ignored, we can still use such circuits. Thus, we studied many aspects of Approximate Computing to find various results concerning how we can tolerate some errors. For example, we found an efficient way to design approximate multipliers that have a good trade-off between an image discrimination rate and hardware costs (area and speed) when we develop hardware CNNs for recognizing handwritten characters. Moreover, we also develop an design method for Stochastic Computing such that we can decrease the hardware cost while we keep the calculation errors low.

    researchmap

  • 階層融合型機能的冗長化による次世代低電力デバイス向け高信頼化設計

    Grant number：13416287  2013 - 2016

    戦略的な研究開発の推進 戦略的創造研究推進事業 さきがけ 

    原 祐子

    　 More details

    本研究提案では、次世代低電力デバイスによるシステムの低消費電力化・高信頼化を実現する設計手法を開発します。次世代低電力デバイスは、今まで以上に信頼性・寿命が大きな問題です。機能冗長化という新たな高信頼化手法を確立し、システムの各階層から包括的に適用することで、コスト・信頼性・消費電力効率の改善を目指します。更に、最新FPGAやASICでプロトタイプを作成し、定量的に本研究提案の有効性を評価します。

    researchmap

    J-GLOBAL

  • A Research on Fundamental Technology for High Performance Acceleration

    Grant number：24240005  2012.4 - 2015.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (A)  Grant-in-Aid for Scientific Research (A)

    NAKASHIMA YASUHIKO, YAO Jun, HARA Yuko

    　 More details

    Grant amount：\27950000 （ Direct Cost: \21500000 、 Indirect Cost：\6450000 ）

    In contrast to traditional multi-threading platforms that are hard to improve power efficiency and hard to estimate performance, an acceleration technique that can fully utilize memory bandwidth and can easily fit to the performance and power model is established. A 12.5mm square prototype LSI of FU-array accelerator that can reduce the overheads of data movement and can work as vector mode has been designed. The power consumption is found to be only 0.88Watt and the performance per watt reaches 7.7GFlops/Watt.

    researchmap

  • A Circuit Level Stabilizing Technique for Implementing Film Computers

    Grant number：24650020  2012.4 - 2015.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Challenging Exploratory Research  Grant-in-Aid for Challenging Exploratory Research

    NAKASHIMA YASUHIKO, HARA Yuko, URAOKA Yukiharu

    　 More details

    Grant amount：\3900000 （ Direct Cost: \3000000 、 Indirect Cost：\900000 ）

    uClinux for 32bit computer has successfully worked on tiny 8bit CPU on FPGA. A physical layout of the tiny CPU with only 10000 transistors has been completed. An instruction level workaround technique for bypassing hardware defects, PPC (Partially Programmable Circuit) technique for bypassing logic defects, hardware level defect detector without TMR (Triple Module Redundancy) and reconfiguration technique for defect isolation are established. A dependable FU array accelerator has been designed and the high-dependability has been observed by error injection with an alpha-particle generator.

    researchmap

  • Design Methodology for Dependable Logic Circuits with Small Overhead

    Grant number：23300019  2011.4 - 2015.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)  Grant-in-Aid for Scientific Research (B)

    YAMASHITA Shigeru

    　 More details

    Grant amount：\18590000 （ Direct Cost: \14300000 、 Indirect Cost：\4290000 ）

    We have studied various design methodology for dependable logic circuits by utilizing the model of PPCs (Partially Programmable Circuits) which contains LUTs. Our main research result is concerning circuits which can bypass some manufacturing faults with less overhead compared with conventional methods. Our research achievement includes (1) design methods of PPCs, (2) how to reduce the area cost of LUTs without changing the ability to bypass faults, (3) how to utilize PPCs for engineering change, (4) verification methods of PPCs, and (5) high-level synthesis with functional units by PPCs.

    researchmap

  • ディペンダブルなLSIの動作合成

    Grant number：11J07598  2011 - 2012

    日本学術振興会  科学研究費助成事業 特別研究員奨励費  特別研究員奨励費

    原 祐子, 安積 祐子

    　 More details

    Grant amount：\1600000 （ Direct Cost: \1600000 ）

    今年度はシステムレベルからアプリケーションレベルまで,様々なレイヤーから多面的に,様々な故障に対する高信頼システムの設計技術の研究を行った.
    (1)ソフトエラーに対する耐故障LSI回路の動作合成手法を提案した.演算結果がレジスタに保存されている間に起こるソフトエラーの影響を考慮し,さらに,コスト・性能・信頼性の異なるいくつかの演算器を活用することで,従来の三重化に依らずに,効率良く高信頼LSIを生成する手法を提案した.研究成果は国際会議で発表した.
    (2)アプリケーションの特徴を最大限活用し,ソフトエラー耐性を保証するための最小限のエラーチェックをソフトウェアで行う手法を提案した.研究成果は学術論文誌に採択済みである.
    (3}製造ばらつきによるタイミング違反を,ハードウェアとソフトウェアの両面から補完する効率的なプロセッサの拡張手法を提案した.研究成果は国際会議で発表した.研究成果は本分野で最高峰の国際会議の1つであるASPDACで発表した.
    (4)更に,経年劣化によるタイミング違反をも考慮するよう,(3)の研究を発展させた.研究成果は本分野で最高峰の国際会議の1つであるDATEで発表した.
    (5)製造ばらつきによる歩留まり低下やタイミング違反を抑えるための,高位合成によるRTL回路の生成アルゴリズムを見直した.研究成果は学術論文誌に採択済みである.さらに,国際会議と国内研究会で発表した.
    (6)製造歩留まり低下を解決するための,極小プロセッサの提案,および,その評価を行った.本研究成果は国内研究会で発表した.
    (7)以上の成果について,マルチプロセッサやバイオチップなどの他分野における応用研究を行った.研究成果は国際会議で発表した.

    researchmap

  • 動作合成を用いた高性能LSIの設計手法の開発

    Grant number：08J04590  2008 - 2010

    日本学術振興会  科学研究費助成事業 特別研究員奨励費  特別研究員奨励費

    原 祐子, 安積 祐子

    　 More details

    Grant amount：\1800000 （ Direct Cost: \1800000 ）

    (1)動作合成によって自動合成される回路の面積・性能は,回路中に挿入されるマルチプレクサに大きく依存する.マルチプレクサ挿入を最小化するよう,入力の動作記述を変換する手法を提案した.更に,クロック時間制約を満たしつつ,マルチプレクサの面積を考慮した回路面積最小化手法を提案した.これらの研究を統合することにより,効果的にマルチプレクサが削減され,動作合成がより実用的なものになると期待される.
    (2)昨年度までに提案した,大規模動作記述からハードウェアを動作合成する際の動作記述分割手法,及び,(1)のマルチプレクサ挿入を削減する動作記述の変換手法をまとめ,国際会議の招待講演として発表した.現在の動作合成では,特に大規模動作記述から動作合成する際に,生成される回路の面積や性能が,人手で設計したものに劣るという問題があった.上記の研究は,この問題を解決し,現在の動作合成技術を大幅に改善できるものと期待される.
    (3)近年,LSI回路のソフトエラーに対する堅牢性改善は,大きな課題として着目されている.ソフトエラーによる故障タイミングを考慮した.動作合成中のスケジューリング手法を提案した,従来手法(物理設計や論理合成)に比べ,高い抽象度でソフトエラーの影響を考慮することで,より効率良く,堅牢なシステムを開発可能になる.
    (4)多くのCベース動作合成が入力とする標準Cプログラムより,更に抽象度が高い,ソフトウェアコンポーネントからのHW/SW強調設計手法を確立した.より抽象度が上がることで,更にHW/SWの設計が容易になるものと期待される.

    researchmap

▼display all