大阪大学   大学院工学研究科 電気電子情報工学専攻   准教授

2009年4月 - 2012年3月

東京工業大学   大学院理工学研究科 集積システム専攻   准教授

2007年4月 - 2009年3月

東京工業大学   大学院理工学研究科 集積システム専攻   助教授

2000年4月 - 2007年3月

東京工業大学   工学部 電気・電子工学科   助教授

1997年11月 - 2000年3月

東京工業大学   工学部 電気・電子工学科   助手

1991年4月 - 1997年10月

電子情報通信学会   基礎・境界ソサイエティ ソサイエティ誌編集委員長  

2017年5月 - 2019年4月   

電子情報通信学会   基礎・境界ソサイエティ 副会長(システムと信号処理)  

2015年5月 - 2016年4月   

IEEE   Circuits and Systems Society (CASS) Board of Governors (BoG)  

2015年 - 2019年   

IEEE   Council on Electronic Design Automation (CEDA) All Japan Joint Chapter Chair  

2014年 - 2016年   

電子情報通信学会   VLSI設計技術研究会 委員長  

2009年5月 - 2010年4月   

電子情報通信学会   査読委員、事業担当幹事、VLSI設計技術研究専門委員会 専門委員、和文論文誌Ａ 編集委員、VLSI設計技術研究専門委員会 幹事 、査読委員  

2004年 - 2005年   

情報処理学会   システムLSI設計技術研究運営委員会 運営委員、設計自動化研究会 連絡委員  

2001年 - 2005年   

障害物を考慮したグリッドレス配線アルゴリズムの提案

下田将之, 高橋篤司, 栁平康輔, 平井美紀子, 渡邉寿和, 岩澤利光, 児玉親亮

電子情報通信学会技術研究報告 (VLD2025-13)   125 ( 78 )   63 - 68   2025年6月

Rigorous Electromagnetic Simulator for Extreme Ultraviolet Lithography and Convolutional Neural Network Reproducing Electromagnetic Simulations 査読 国際誌

Hiroyoshi Tanabe, Masayuki Shimoda, Atsushi Takahashi

Journal of Micro/Nanopatterning, Materials, and Metrology (JM3)   24 ( 02 )   2025年5月

A Deep Super-Resolution Mapping Network for Rice Paddy Extraction from Low-Resolution Remote Sensing Images 査読 国際共著 国際誌

Joanna S. Abraham, Teerasit Kasetkasem, Atsushi Takahashi, Teera Phatrapornnan

Proc. International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON)   2025年5月

Gap Channel Routing with Fixed Wires 査読 国際誌

Masayuki Shimoda, Atsushi Takahashi, Kosuke Yanagidaira, Mikiko Hirai, Toshikazu Watanabe, Toshimitsu Iwasawa, Chikaaki Kodama

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   2025年5月

Absorber Dependence of M3D Overlay Errors in High-NA and Hyper-NA EUV Lithography 査読 国際誌

Hiroyoshi Tanabe, Atsushi Takahashi

Proc. SPIE, Optical and EUV Nanolithography XXXVIII   13424 ( 0Q )   134240Q-1 - 134240Q-6   2025年4月

SDG Channel Routing to Minimize Wirelength for Generalized Channel 査読

Zezhong Wang, Masayuki Shimoda, Atsushi Takahashi

IEICE Trans. Fundam. Electron. Commun. Comput. Sci.   108 ( 3 )   500 - 508   2025年3月

Gridless Gap Channel Routing with Variable-Width Wires 査読

Masayuki Shimoda, Atsushi Takahashi

IEICE Trans. Fundam. Electron. Commun. Comput. Sci.   108 ( 3 )   517 - 524   2025年3月

A Fast Three-Layer One-Side Bottleneck Channel Routing with Layout Constraints Using ILP 査読

Kazuya Taniguchi, Satoshi Tayu, Atsushi Takahashi, Mathieu Molongo, Makoto Minami, Katsuya Nishioka

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E108-A ( 3 )   509 - 516   2025年3月

MEDAバイオチップのための高速液滴運搬アルゴリズムの提案

プレブダガバ エムン, 下田将之, 田湯智, 高橋篤司

電子情報通信学会技術研究報告 (VLD2024-105)   124 ( 400 )   13 - 18   2025年3月

VLSI物理設計におけるギャップチャネル配線問題

下田将之, 高橋篤司, 栁平康輔, 児玉親亮

電子情報通信学会 総合大会 講演論文集   A ( A-6-02 )   35   2025年3月

4層U字型ボトルネックチャネル配線に関する一考察

坂倉耀, 田湯智, 下田将之, 高橋篤司

電子情報通信学会技術研究報告 (VLD2024-108)   124 ( 400 )   31 - 36   2025年3月

Gridless Gap Channel Routing to Minimize Wirelength 査読

Masayuki Shimoda, Atsushi Takahashi

IPSJ Transactions on System and LSI Design Methodology (TSLDM)   18   2 - 9   2025年2月

プロセスばらつきを考慮した交互最小化を用いたソースマスク最適化

倉持匡希, 小平行秀, 高橋篤司, 児玉親亮

電子情報通信学会技術研究報告 (VLD2024-83)   124 ( 329 )   41 - 46   2025年1月

CBAを用いた3次元フラッシュメモリ向け概略配線

下田将之, 高橋篤司, 栁平康輔, 平井美紀子, 渡邉寿和, 岩澤利光, 児玉親亮

電子情報通信学会技術研究報告 (VLD2024-82)   124 ( 329 )   35 - 40   2025年1月

OPCにおいて要求光強度が近傍で不均一な状況におけるマスクパターン修正方法

野崎翔太郎, 高橋篤司

DAシンポジウム2024論文集，情報処理学会シンポジウムシリーズ   2024   57 - 64   2024年8月

Wirelength Minimization by Gap Swap-Flip in Gridless Gap Channel Routing 査読 国際誌

Masayuki Shimoda, Atsushi Takahashi

Proc.21st International SoC Conference (ISOCC)   213 - 214   2024年8月

Weakly Guiding Approximation of a Three-dimensional Waveguide Model for Extreme Ultraviolet Lithography Simulation 査読 国際誌

Hiroyoshi Tanabe, Akira Jinguji, Atsushi Takahashi

Journal of the Optical Society of America A   41 ( 8 )   1491 - 1499   2024年7月

Two-layer Bottleneck Channel Track Assignment for Analog VLSI 査読

Kazuya Taniguchi, Satoshi Tayu, Atsushi Takahashi, Mathieu Molongo, Makoto Minami, Katsuya Nishioka

IPSJ Transactions on System LSI Design Methodology   17   67 - 76   2024年6月

A Traffic Monitoring Method Using Accumulative Difference Images 査読 国際共著 国際誌

Kornchanok Krajangyao, Toshiaki Kondo, Waree Kongprawechnon, Jessada Karnjana, Atsushi Takahashi

Proc. 21st International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON)   1 - 6   2024年5月

BCA Channel Routing to Minimize Wirelength for Generalized Channel Problem 査読 国際誌

Zezhong Wang, Masayuki Shimoda, Atsushi Takahashi

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   1 - 5   2024年5月

Pre-training CNN for Fast EUV Lithography Simulation including M3D Effects 査読 国際誌

Hiroyoshi Tanabe, Akira Jinguji, Atsushi Takahashi

Proc. SPIE, DTCO and Computational Patterning III   12954 ( 0I )   2024年4月

A Fast Three-layer Bottleneck Channel Track Assignment with Layout Constraints using ILP 査読 国際誌

Kazuya Taniguchi, Satoshi Tayu, Atsushi Takahashi, Mathieu Molongo, Makoto Minami, Katsuya Nishioka

Proc. 25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   50 - 55   2024年3月

Single Trunk Routing Problem for Generalized Channel

Zezhong Wang, Masayuki Shimoda, Atsushi Takahashi

電子情報通信学会技術研究報告 (VLD2023-104)   123 ( 390 )   37 - 42   2024年2月

ダブルビア制約付きペア対称配線問題に対するSMTソルバを用いたテンプレート配線手法

徐紫昂, 田湯智, 高橋篤司, モロンゴ マチュー, 南誠, 西岡克也

電子情報通信学会技術研究報告 (VLD2023-102)   123 ( 390 )   18 - 23   2024年2月

端子上下配置3層ボトルネック配線に対するトラック割当て法の提案

谷口和弥, 田湯智, 高橋篤司, モロンゴ マチュー, 南誠, 西岡克也

電子情報通信学会技術研究報告 (VLD2023-103)   123 ( 390 )   24 - 29   2024年2月

Accelerating Extreme Ultraviolet Lithography Simulation with Weakly Guiding Approximation and Source Position Dependent Transmission Cross Coefficient Formula 査読 国際誌

Hiroyoshi Tanabe, Akira Jinguji, Atsushi Takahashi

Journal of Micro/Nanopatterning, Materials, and Metrology (JM3)   23 ( 1 )   2024年1月

A Formulation of Mask Optimization into QUBO Model for Ising Machines 査読 国際誌

Yukihide Kohira, Haruki Nakayama, Naoki Nonaka, Tomomi Matsui, Atsushi Takahashi, Chikaaki Kodama

Proc. SPIE, Photomask Technology 2023   12751 ( 1D )   2023年11月

Accelerating EUV Lithography Simulation with Weakly Guiding Approximation and STCC Formula 査読 国際誌

Hiroyoshi Tanabe, Akira Jinguji, Atsushi Takahashi

Proc. SPIE, International Conference on Extreme Ultraviolet Lithography 2023   12750 ( 0D )   2023年11月

整数計画法を用いた3層ボトルネックチャネルトラック割当て法

谷口和弥, 田湯智, 高橋篤司, モロンゴ マチュー, 南誠, 西岡克也

DAシンポジウム2023論文集，情報処理学会シンポジウムシリーズ   2023   199 - 206   2023年8月

MEDAバイオチップのための液滴運搬経路探索アルゴリズム

山本克治, 神宮司明良, 高橋篤司

DAシンポジウム2023論文集，情報処理学会シンポジウムシリーズ   2023   173 - 179   2023年8月

ダブルビア制約付きコモンセントロイド配置におけるペア対称配線手法

徐紫昂, 田湯智, 高橋篤司, モロンゴ マチュー, 南誠, 西岡克也

DAシンポジウム2023論文集，情報処理学会シンポジウムシリーズ   2023   207 - 212   2023年8月

Detection Welding Performance of Industrial Robot using Machine Learning 査読 国際共著 国際誌

Onjira Duongthipthewa, Koonlachat Meesublak, Atsushi Takahashi, Chowarit Mitsantisuk

Proc. International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC)   1 - 6   2023年6月

Evaluation of Convolutional Neural Network for Fast Extreme Ultraviolet Lithography Simulation using IMEC 3 nm Node Mask Patterns 査読 国際誌

Hiroyoshi Tanabe, Akira Jinguji, Atsushi Takahashi

Journal of Micro/Nanopatterning, Materials, and Metrology (JM3)   22 ( 02 )   024201   2023年6月

Evaluation of CNN for Fast EUV Lithography Simulation using iN3 Logic Mask Patterns 査読 国際誌

Hiroyoshi Tanabe, Akira Jinguji, Atsushi Takahashi

Proc. SPIE, DTCO and Computational Patterning II   12495 ( 1J )   2023年4月

ボロノイ図を用いたSRAF配置とLUTベース光強度評価による高速SRAF最適化手法

齊藤颯太, 堀本遊, 高橋篤司, 小平行秀, 児玉親亮

電子情報通信学会技術研究報告 (VLD2022-80)   122 ( 402 )   43 - 48   2023年3月

振幅成分を利用した補正による忠実度の高いマスクパターン生成手法

堀本遊, 齊藤颯太, 高橋篤司, 小平行秀, 児玉親亮

電子情報通信学会技術研究報告 (VLD2022-79)   122 ( 402 )   37 - 42   2023年3月

共通信号制約付きコモンセントロイド配置におけるペア対称配線手法

徐紫昂, 田湯智, 高橋篤司, モロンゴ マチュー, 南誠, 西岡克也

電子情報通信学会技術研究報告 (VLD2022-102)   122 ( 402 )   155 - 160   2023年3月

ボトルネック配線における配線可能性向上のための配線交差を考慮したトラック割当て法

谷口和弥, 田湯智, 高橋篤司, モロンゴ マチュー, 南誠, 西岡克也

電子情報通信学会技術研究報告 (VLD2022-101)   122 ( 402 )   149 - 154   2023年3月

Point Cloud Based Guidance for Autonomous Mobile Robot in Sugarcane Plantation 査読 国際共著 国際誌

Surachai Rodsai, Anusorn Iamrurksiri, Chowarit Mitsantisuk, Atsushi Takahashi

Proc. Third International Symposium on Instrumentation, Control, Artificial Intelligence, and Robotics (ICA-SYMP)   15 - 18   2023年1月

LUTベースの光強度推定による高速なSRAF最適化手法

齊藤颯太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2022-40)   122 ( 283 )   121 - 126   2022年11月

ボロノイ分割と繰り返し改善によるマスク最適化手法

野中尚貴, 小平行秀, 高橋篤司, 児玉親亮

電子情報通信学会技術研究報告 (VLD2022-41)   122 ( 283 )   127 - 132   2022年11月

Data Augmentation in Extreme Ultraviolet Lithography Simulation using Convolutional Neural Network 査読 国際誌

Hiroyoshi Tanabe, Atsushi Takahashi

Journal of Micro/Nanopatterning, Materials, and Metrology (JM3)   21 ( 4 )   2022年10月

Bottleneck Channel Routing to Reduce the Area of Analog VLSI 査読 国際誌

Kazuya Taniguchi, Satoshi Tayu, Atsushi Takahashi, Yukichi Todoroki, Makoto Minami

Proc. 24th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   26 - 31   2022年10月

コモンセントロイド配置におけるペア対称配線の提案

徐紫昂, 高橋篤司, 轟祐吉, 南誠

DAシンポジウム2022論文集，情報処理学会シンポジウムシリーズ   2022   21 - 26   2022年8月

Data Augmentation in EUV Lithography Simulation based on Convolutional Neural Network 査読 国際誌

Hiroyoshi Tanabe, Atsushi Takahashi

Proc. SPIE, DTCO and Computational Patterning   12052 ( 0T )   2022年4月

アナログ集積回路面積削減のためのボトルネックチャネル配線の提案

谷口和弥, 田湯智, 高橋篤司, 轟祐吉, 南誠

電子情報通信学会技術研究報告 (VLD2021-77)   121 ( 412 )   26 - 31   2022年3月

シミュレーテッド量子アニーリングを用いたマスク最適化手法

小平行秀, 中山晴貴, 野中尚貴, 松井知己, 高橋篤司, 児玉親亮

電子情報通信学会技術研究報告 (VLD2021-45)   121 ( 277 )   162 - 167   2021年12月

Fast EUV Lithography Simulation using Convolutional Neural Network 査読 国際誌

Hiroyoshi Tanabe, Shimpei Sato, Atsushi Takahashi

Journal of Micro/Nanopatterning, Materials, and Metrology (JM3)   20 ( 4 )   1 - 14   2021年9月

勾配判定法と劣勾配法を用いたマスク最適化 査読

野中尚貴, 小平行秀, 東梨奈, 松井知己, 高橋篤司, 児玉親亮

第34回 回路とシステムワークショップ 論文集   213 - 218   2021年8月

Design Method of Variable-Latency Circuit with Tunable Approximate Completion-Detection Mechanism 査読

UKON Yuta, SATO Shimpei, TAKAHASHI Atsushi

IEICE Transactions on Electronics   E104-C ( 7 )   309 - 318   2021年7月

A Fast LUT Based Point Intensity Computation for OPC Algorithm 査読 国際誌

Tahsin Shameem, Shimpei Sato, Atsushi Takahashi, Hiroyoshi Tanabe, Yukihide Kohira, Chikaaki Kodama

Proc. 23rd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   92 - 97   2021年3月

Fast 3D Lithography Simulation by Convolutional Neural Network 査読 国際誌

Hiroyoshi Tanabe, Shimpei Sato, Atsushi Takahashi

Proc. SPIE, Design-Process-Technology Co-optimization XV   11614 ( 0M )   1 - 8   2021年2月

Fast 3D lithography simulation by convolutional neural network: POC study 査読 国際誌

Hiroyoshi Tanabe, Shimpei Sato, Atsushi Takahashi

Proc. SPIE, Photomask Technology 2020   11518 ( 0L )   2020年9月

A Fast Length Matching Routing Pattern Generation Method for Set-Pair Routing Problem Using Selective Pin-Pair Connections 査読

Shimpei Sato, Kano Akagi, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E103-A ( 9 )   1037 - 1044   2020年9月

A Fast Look Up Table Based Lithography Simulator with SOCS Model for OPC Algorithm 査読

Tahsin Binte Shameem, Atsushi Takahashi, Hiroyoshi Tanabe, Yukihide Kohira, Chikaaki Kodama

Proc. DA Symposium 2020, IPSJ Symposium Series   2020   142 - 149   2020年9月

集合対間配線における配線長差削減を考慮した端子対間配線手法

和田邦彦, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2019-95)   119 ( 443 )   7 - 12   2020年3月

ラグランジュ緩和法と境界Flippingによるプロセスばらつきを考慮したピクセルベースマスク最適化手法

東梨奈, 小平行秀, 松井知己, 高橋篤司, 児玉親亮

電子情報通信学会技術研究報告 (VLD2019-105)   119 ( 443 )   65 - 70   2020年3月

機械学習を用いたリソグラフィホットスポット検出手法と評価に関して

高橋秀和, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2019-106)   119 ( 443 )   71 - 76   2020年3月

Process Variation-aware Mask Optimization with Iterative Improvement by Subgradient Method and Boundary Fipping 査読 国際誌

Rina Azuma, Yukihide Kohira, Tomomi Matsui, Atsushi Takahashi, Chikaaki Kodama

Proc. SPIE, Design-Process-Technology Co-optimization for Manufacturability XIV   11328 ( 0O )   1 - 7   2020年3月

A Feature Selection Method for Weak Classifier Based Hotspot Detection 査読 国際誌

Hidekazu Takahashi, Hiroki Ogura, Shimpei Sato, Atsushi Takahashi, Chikaaki Kodama

Proc. SPIE, Design-Process-Technology Co-optimization for Manufacturability XIV   11328 ( 1E )   1 - 7   2020年3月

A Low Area Overhead Design Method for High-Performance General-Synchronous Circuits with Speculative Execution 査読

Shimpei Sato, Eijiro Sassa, Yuta Ukon, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E102-A ( 12 )   1760 - 1769   2019年12月

ホットスポットテストケースに用いられるデータベースの分析

小椋弘貴, 高橋秀和, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2019-52)   119 ( 282 )   191 - 196   2019年11月

グラフの位相埋め込みの配置配線パズルへの適用に関する一検討

和田邦彦, 大和田真由, 山本克治, 堀本遊, 佐藤真平, 高橋篤司

情報処理学会研究報告   2019-SLDM-189 ( 31 )   1 - 6   2019年11月

劣勾配法によるプロセスばらつきを考慮したマスク最適化手法

小平行秀, 東梨奈, 松井知己, 高橋篤司, 児玉親亮

電子情報通信学会技術研究報告 (VLD2019-53)   119 ( 282 )   197 - 202   2019年11月

Hotspot Detection Methods and their Evaluation in Advanced Lithography 招待 国際誌

Atsushi Takahashi, Hidekazu Takahashi, Hiroki Ogura, Shimpei Sato

Proc. 16th International SoC Design Conference (ISOCC)   121   2019年10月

A Fast Hotspot Detector Based on Local Features Using Concentric Circle Area Sampling 査読 国際誌

Hidekazu Takahashi, Shimpei Sato, Atsushi Takahashi

Proc. 22nd Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   316 - 321   2019年10月

CCASを用いた局所特徴量に基づくリソグラフィホットスポット検出器の検討 査読

高橋秀和, 佐藤真平, 高橋篤司

DAシンポジウム2019論文集，情報処理学会シンポジウムシリーズ   2019 ( 6 )   99 - 104   2019年8月

An Intelligent System for Identifying Feasible Routes for Truck Routing Problem: An Application to a Thai Adhesive and Sealant Company (ATASC) 査読 国際共著 国際誌

Pathawee Phonwiphat, Warut Pannakkong, Pisal Yenradee, Kittipong Ekkachai, Atsushi Takahashi

Proc. 16th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON)   905 - 910   2019年7月

A Low Area Overhead Design for High-Performance General-Synchronous Circuits with Speculative Execution 査読 国際誌

Shimpei Sato, Eijiro Sassa, Yuta Ukon, Atsushi Takahashi

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   1 - 5   2019年5月

Indoor Room Identify and Mapping with Virtual based SLAM using Furnitures and Household Objects Relationship based on CNNs 査読 国際共著 国際誌

Pruttapon Maolanon, Kanjanapan Sukvichai, Nattapon Chayopitak, Atsushi Takahashi

Proc. 10th International Conference of Information and Communication Technology for Embedded Systems (IC-ICTES)   1 - 6   2019年3月

選択的な端子対接続による集合対間配線手法

赤木佳乃, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2018-99)   118 ( 457 )   37 - 42   2019年2月

一般同期性能を向上させる遅延最適化に関する検討

佐々栄治郎, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2018-72)   118 ( 430 )   1 - 6   2019年1月

集合対間配線問題ソルバと引きはがし再配線のADC2018問題への適用

大和田真由, 和田邦彦, 赤木佳乃, 佐藤真平, 高橋篤司

情報処理学会研究報告   2018-SLDM-185 ( 13 )   1 - 6   2018年12月

集合対間配線手法のADC2018への適用に関する一考察

赤木佳乃, 大和田真由, 和田邦彦, 佐藤真平, 高橋篤司

情報処理学会研究報告   2018-SLDM-185 ( 12 )   1 - 6   2018年12月

ADC2018問題の自動生成手法に関する一検討

和田邦彦, 大和田真由, 赤木佳乃, 佐藤真平, 高橋篤司

情報処理学会研究報告   2018-SLDM-185 ( 11 )   1 - 4   2018年12月

0-1二次計画法によるプロセスばらつきを考慮したモデルベースマスク補正手法

東梨奈, 小平行秀, 松井知己, 高橋篤司, 児玉親亮, 野嶋茂樹

電子情報通信学会技術研究報告 (VLD2018-70)   118 ( 334 )   209 - 214   2018年12月

6大学工学系助教意識調査

西原 明法, 篭橋雄二, スチュワート・デービッド, 高橋篤司, 山田 明

日本教育工学会全国大会講演論文集   34   853 - 854   2018年9月

人物認識のためのHOGをベースとした低次元特徴量の検討 査読

高橋秀和, 佐藤真平, 高橋篤司

DAシンポジウム2018論文集，情報処理学会シンポジウムシリーズ   2018 ( 6 )   45 - 50   2018年8月

Pattern Similarity Metrics for Layout Pattern Classification and Their Validity Analysis by Lithographic Responses 招待 国際共著 国際誌

Atsushi Takahashi, Shimpei Sato, Hiroki Ogura, Yu-Min Sung, Ting-Chi Wang

Proc. IEEE Computer Society Annual Symposium on VLSI (ISVLSI)   494 - 497   2018年7月

Target Pin-Pair Selection Algorithm Using Minimum Maximum-Edge-Weight Matching for Set-Pair Routing 査読 国際誌

Kano Akagi, Shimpei Sato, Atsushi Takahashi

Proc. 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   337 - 342   2018年3月

集合対間配線における目標端子対選択法に関する一検討

赤木佳乃, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2017-59)   117 ( 273 )   235 - 240   2017年11月

6大学人財交流による教員育成の推進

西原明法, スチュワート デービッド, 篭橋 雄二, 高橋 篤司, 山田 明

日本教育工学会 第33回全国大会 講演論文集   2017年9月

A Routing Method Using Directed Grid-Graph for Self-Aligned Quadruple Patterning 査読 国際誌

Takeshi Ihara, Toshiyuki Hongo, Atsushi Takahashi, Chikaaki Kodama

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E100-A ( 7 )   1473 - 1480   2017年7月

An Idea for Maximizing Target Pin-Pair Connections in Set-Pair Routing 査読 国際誌

Kano Akagi, Shimpei Sato, Atsushi Takahashi

Proc. 32nd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)   62 - 65   2017年7月

演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価

右近祐太, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2017-26)   117 ( 97 )   119 - 124   2017年6月

IEEE CEDA日本チャプター発足とその役割 招待

高橋 篤司

電子情報通信学会技術研究報告 (VLD2017-59)   117 ( 17 )   31 - 34   2017年5月

目標端子対接続の実現を目指す集合対間配線アルゴリズム 査読

赤木佳乃, 佐藤真平, 高橋篤司

第30回 回路とシステムワークショップ 論文集   180 - 185   2017年5月

A Fast Process-Variation-Aware Mask Optimization Algorithm With a Novel Intensity Modeling 査読 国際誌

Ahmed Awad, Atsushi Takahashi, Satoshi Tanaka, Chikaaki Kodama

IEEE Transactions on Very Large Scale Integration Systems (TVLSI)   25 ( 3 )   998 - 1011   2017年3月

グラフは難だが役に立つ

高橋篤司

電子情報通信学会 2017年総合大会 講演論文集   A ( AS-1-4 )   S6 - S7   2017年3月

TPLのための半正定値計画緩和に基づくレイアウト分割手法のポリゴン集合クラスタリングによる高速化

半田昌平, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2016-111)   116 ( 478 )   55 - 60   2017年3月

LELEダブルパターニングにおけるFMアルゴリズムを用いた効率的なパターン局所修正手法

尾頭篤, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2016-113)   116 ( 478 )   67 - 72   2017年3月

単層プリント基板における目標等長配線を実現するための部分配線修正手法

杉原舜, 佐藤真平, 高橋篤司

電子情報通信学会技術研究報告 (VLD2016-114)   116 ( 478 )   73 - 78   2017年3月

Intensity Difference Map (IDM) Accuracy Analysis for OPC Efficiency Verification and Further Enhancement 査読

Ahmed Awad, Atsushi Takahashi, Satoshi Tanaka, Chikaaki Kodama

IPSJ Transactions on System LSI Design Methodology (TSLDM)   10   28 - 38   2017年2月

典型的な回路を用いた近似演算における入力系列の演算精度への影響の調査

佐藤真平, 右近祐太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2016-95)   116 ( 415 )   165 - 170   2017年1月

A Fast Mask Manufacturability and Process Variation Aware OPC Algorithm with Exploiting a Novel Intensity Estimation Model 査読 国際誌

Ahmed Awad, Atsushi Takahashi, Chikaaki Kodama

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E99-A ( 12 )   2363 - 2374   2016年12月

Manufacturability-aware mask assignment in multiple patterning lithography 査読 国際誌

Yukihide Kohira, Atsushi Takahashi, Tomomi Matsui, Chikaaki Kodama, Shigeki Nojima, Satoshi Tanaka

Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS)   538 - 541   2016年10月

Performance Improvement of General-Synchronous Circuits by Variable Latency Technique using Dynamic Timing-Error Detection 査読 国際誌

Shimpei Sato, Hiroshi Nakatsuka, Atsushi Takahashi

Proc. 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   60 - 65   2016年10月

Self-Aligned Double Patterningのための柔軟な2彩色配線法の提案 査読

木村優介, 佐藤真平, 高橋篤司

DAシンポジウム2016論文集，情報処理学会シンポジウムシリーズ   2016 ( 6 )   26 - 31   2016年9月

6大学人財交流による共同教員育成

西原明法, 篭橋雄二, 高橋篤司, 山田 明

日本教育工学会第32回全国大会   ( 1a-B107-01 )   2016年9月

半正定値計画緩和に基づく擬似スティッチを用いたTPLのためのレイアウト分割手法 査読

半田昌平, 高橋篤司, 中田和秀, 松井知己

第29回 回路とシステムワークショップ 論文集   214 - 219   2016年5月

A Lithographic Mask Manufacturability and Pattern Fidelity Aware OPC Algorithm 査読 国際誌

Ahmed Awad, Atsushi Takahashi

Proc. International Symposium on VLSI Design, Automation and Test (VLSI-DAT)   1 - 4   2016年4月

Grid-based Self-Aligned Quadruple Patterning aware two dimensional routing pattern 査読 国際誌

Takeshi Ihara, Toshiyuki Hongo, Atsushi Takahashi, Chikaaki Kodama

Proc. Design, Automation and Test in Europe (DATE)   241 - 244   2016年3月

A Fast Manufacturability Aware Optical Proximity Correction (OPC) Algorithm with Adaptive Wafer Image Estimation 査読 国際誌

Ahmed Awad, Atsushi Takahashi, Chikaaki Kodama

Proc. Design, Automation and Test in Europe (DATE)   49 - 54   2016年3月

Yield-aware mask assignment by positive semidefinite relaxation in triple patterning using cut process 査読 国際誌

Yukihide Kohira, Chikaaki Kodama, Tomomi Matsui, Atsushi Takahashi, Shigeki Nojima, Satoshi Tanaka

Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3)   15 ( 2 )   1 - 7   2016年3月

Self-Aligned Quadruple Patterningのための3色グリッド上の異色ネットを考慮した配線手法

本江俊幸, 高橋篤司

電子情報通信学会技術研究報告 (VLD2015-135)   115 ( 465 )   137 - 142   2016年3月

半正定値計画緩和に基づくMPLレイアウト分割のための補正項

半田昌平, 高橋篤司, 中田和秀, 松井知己

電子情報通信学会 2016年総合大会 講演論文集   A ( A-6-12 )   86   2016年3月

動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化

中塚裕志, 高橋篤司

電子情報通信学会技術研究報告 (VLD2015-140)   115 ( 465 )   167 - 172   2016年3月

Passenger Estimation System using Wi-Fi Probe Request 査読 国際共著 国際誌

Woramate Pattanusorn, Itthisek Nilkhamhang, Somsak Kittipiyakul, Kittipong Ekkachai, Atsushi Takahashi

Proc. 7th International Conference of Information and Communication Technology for Embedded Systems (IC-ICTES)   67 - 72   2016年3月

A Length Matching Routing Algorithm for Set-Pair Routing Problem 査読 国際誌

Yuta Nakatani, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E98-A ( 12 )   2565 - 2571   2015年12月

Self-Aligned Quadruple Patterningのための3次配線アルゴリズムを用いた効率的な配線生成手法

井原岳志, 高橋篤司

電子情報通信学会技術研究報告 (VLD2015-53)   115 ( 338 )   93 - 98   2015年12月

Mask Manufacturability Aware Post OPC Algorithm For Optical Lithography 査読

Ahmed Awad, Atsushi Takahashi

Proc. DA Symposium 2015, IPSJ Symposium Series   2015   119 - 124   2015年8月

Self-Aligned Quadruple Patterningのための配線パターンの効率的な生成手法 査読

井原岳志, 本江俊幸, 高橋篤司

DAシンポジウム2015論文集，情報処理学会シンポジウムシリーズ   2015   125 - 130   2015年8月

マスク位置ずれに対する耐性を持つLELECUTトリプルパターニングのためのマスク割り当て手法

小平行秀, 児玉親亮, 松井知己, 高橋篤司, 野嶋茂樹, 田中聡

次世代リソグラフィワークショップ予稿集 (NGL)   35 - 36   2015年7月

Effective Two-dimensional Pattern Generation for Self-aligned Double Patterning 査読 国際誌

Takeshi Ihara, Atsushi Takahashi, Chikaaki Kodama

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   2141 - 2144   2015年5月

Self-Aligned Double and Quadruple Patterning Aware Grid Routing Methods 査読 国際誌

Chikaaki Kodama, Hirotaka Ichikawa, Koichi Nakayama, Fumiharu Nakajima, Shigeki Nojima, Toshiya Kotani, Takeshi Ihara, Atsushi Takahashi

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD)   34 ( 5 )   753 - 765   2015年5月

折れ曲がり制約を含む配線問題のNP完全性

本江俊幸, 高橋篤司

電子情報通信学会技術研究報告 (VLD2015-3)   115 ( 21 )   13 - 18   2015年5月

Yield-aware Mask Assignment using Positive Semidefinite Relaxation in LELECUT Triple Patterning 査読 国際誌

Yukihide Kohira, Chikaaki Kodama, Tomomi Matsui, Atsushi Takahashi, Shigeki Nojima, Satoshi Tanaka

Proc. SPIE, Design-Process-Technology Co-optimization for Manufacturability IX   9427 ( 0B )   1 - 9   2015年3月

エラー検出回復方式を導入した乗算器の性能検証

大月郷史, 高橋篤司

電子情報通信学会技術研究報告 (VLD2014-181)   114 ( 476 )   159 - 164   2015年3月

側壁プロセス配線におけるカットパターン削減手法

高橋紀之, 井原岳志, 高橋篤司

電子情報通信学会技術研究報告 (VLD2014-154)   114 ( 476 )   7 - 12   2015年3月

A Fast Lithographic Mask Correction Algorithm

Ahmed Awad, Atsushi Takahashi

IEICE Technical Report (VLD2014-153)   114 ( 476 )   1 - 6   2015年3月

Quadrotor tuning for attitude control based on PID controller using fictitious reference iterative tuning (FRIT) 査読 国際共著 国際誌

Arthit Julkananusar, Itthisek Nilkhamhang, Rangsarit Vanijjirattikhan, Atsushi Takahashi

Proc. 6th International Conference of Information and Communication Technology for Embedded Systems (IC-ICTES)   1 - 5   2015年3月

Rip-up and Reroute based Routing Algorithm for Self-Aligned Double Patterning 査読 国際誌

Takeshi Ihara, Atsushi Takahashi, Chikaaki Kodama

Proc. 19th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   83 - 88   2015年3月

集合対間配線における配線付け替えのためのゼロ閉路探索手法

中谷勇太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2014-156)   114 ( 476 )   19 - 24   2015年3月

位相的な配線可能性を考慮した高速なナンバーリンク解法

田中雄一郎, 高橋篤司

電子情報通信学会技術研究報告 (VLD2014-155)   114 ( 476 )   13 - 18   2015年3月

Fast Mask Assignment using Positive Semidefinite Relaxation in LELECUT Triple Patterning Lithography 査読 国際誌

Yukihide Kohira, Tomomi Matsui, Yoko Yokoyama, Chikaaki Kodama, Atsushi Takahashi, Shigeki Nojima, Satoshi Tanaka

Proc. 20th Asia and South Pacific Design Automation Conference (ASP-DAC)   665 - 670   2015年1月

Positive Semidefinite Relaxation and Approximation Algorithm for Triple Patterning Lithography 査読 国際誌

Tomomi Matsui, Yukihide Kohira, Chikaaki Kodama, Atsushi Takahashi

Proc. Algorithms and Computation - 25th International Symposium (ISAAC)   LNCS 8889   365 - 375   2014年12月

2-SAT Based Linear Time Optimum Two-Domain Clock Skew Scheduling in General-Synchronous Framework 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E97-A ( 12 )   2459 - 2466   2014年12月

A Novel High-Performance Heuristic Algorithm with Application to Physical Design Optimization 査読 国際誌

Yiqiang Sheng, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E97-A ( 12 )   2418 - 2426   2014年12月

集合対間配線における総配線長および配線長差の削減手法

中谷 勇太, 高橋 篤司

電子情報通信学会技術研究報告 (VLD2014-87)   114 ( 328 )   111 - 116   2014年11月

A Fast Process Variation and Pattern Fidelity Aware Mask Optimization Algorithm 査読 国際誌

Ahmed Awad, Atsushi Takahashi, Satoshi Tanaka, Chikaaki Kodama

Proc. IEEE/ACM International Conference on Computer-Aided Design (ICCAD)   238 - 245   2014年11月

[Invited] Multi Patterning Techniques for Manufacturability Enhancement in Optical Lithography 招待 国際誌

Atsushi Takahashi, Ahmed Awad, Yukihide Kohira, Tomomi Matsui, Chikaaki Kodama, Shigeki Nojima, Satoshi Tanaka

Proc. the 2014 International Conference on Integrated Circuits, Design, and Verification (ICDV)   117 - 122   2014年11月

A Process Variability Band Area Reduction Algorithm For Optical Lithography 査読

Ahmed Awad, Atsushi Takahashi, Satoshi Tanaka, Chikaaki Kodama

Proc. 2014 IEICE Society Conference (A-3-6)   A   50   2014年9月

A New Intensity Based Edge Placement Error Optimization Algorithm for Optical Lithography 査読

Ahmed Awad, Atsushi Takahashi, Satoshi Tanaka, Chikaaki Kodama

Proc. the 27th Workshop on Circuits and Systems   422 - 427   2014年8月

Mask Optimization With Minimal Number of Convolutions Using Intensity Difference Map 査読

Ahmed Awad, Atsushi Takahashi, Satoshi Tanaka, Chikaaki Kodama

Proc. DA Symposium 2014, IPSJ Symposium Series   2014   145 - 150   2014年8月

領域分割を用いたCHORD-LAST法に基づくナンバーリンク解法 査読

田中雄一郎, 高橋篤司

DAシンポジウム2014 論文集，情報処理学会シンポジウムシリーズ   2014   221 - 226   2014年8月

LELEダブルパターニングのための歩留まりを考慮した高速マスク割り当て手法

小平行秀, 横山陽子, 児玉親亮, 高橋篤司, 野嶋茂樹, 田中聡

次世代リソグラフィワークショップ予稿集 (NGL)   41 - 42   2014年7月

半正定値緩和法を用いたLELECUTトリプルパターニングのためのレイアウト分割手法

小平 行秀, 松井 知己, 横山 陽子, 児玉 親亮, 高橋 篤司, 野嶋 茂樹, 田中 聡

電子情報通信学会技術研究報告 (VLD2014-6)   114 ( 59 )   27 - 32   2014年5月

ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法

宮辺 祐太郎, 高橋 篤司, 松井 知己, 小平 行秀, 横山 陽子

電子情報通信学会技術研究報告 (VLD2013-149)   113 ( 454 )   87 - 92   2014年3月

集合対間配線に対する配線長差削減アルゴリズムの改良

山本祐作, 高橋篤司

電子情報通信学会技術研究報告 (VLD2013-142)   113 ( 454 )   49 - 54   2014年3月

側壁ダブルパターニングのための修正2色グリッド配線法

井原岳志, 高橋篤司, 児玉親亮

電子情報通信学会技術研究報告 (VLD2013-150)   113 ( 454 )   93 - 98   2014年3月

Yield-aware decomposition for LELE double patterning 査読 国際誌

Yukihide Kohira, Yoko Yokoyama, Chikaaki Kodama, Atsushi Takahashi, Shigeki Nojima, Satoshi Tanaka

Proc. SPIE, Design-Process-Technology Co-optimization for Manufacturability VIII   9053 ( 0T )   1 - 10   2014年3月

Localization concept of re-decomposition area to fix hotspots for LELE process 査読 国際誌

Yoko Yokoyama, Keishi Sakanushi, Yukihide Kohira, Atsushi Takahashi, Chikaaki Kodama, Satoshi Tanaka, Shigeki Nojima

Proc. SPIE, Design-Process-Technology Co-optimization for Manufacturability VIII   9053 ( 0V )   1 - 8   2014年2月

2-SAT based linear time optimum two-domain clock skew scheduling 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

Proc. 19th Asia and South Pacific Design Automation Conference (ASP-DAC)   173 - 178   2014年1月

A New Variation of Adaptive Simulated Annealing for 2D/3D Packing Optimization 査読

Yiqiang Sheng, Atsushi Takahashi

IPSJ Transactions on System LSI Design Methodology (TSLDM)   6   94 - 100   2013年8月

FPGA上に実現した可変レイテンシ技術を用いた乗算器の性能検証 査読

大月郷史, 高橋篤司

DAシンポジウム2013論文集，情報処理学会シンポジウムシリーズ   2013 ( 3 )   157 - 162   2013年8月

Overlap Area Maximization in Stitch Selection for LELE Double Patterning 査読

Yukihide Kohira, Yoko Takekawa, Chikaaki Kodama, Atsushi Takahashi, Shigeki Nojima, Satoshi Tanaka

Proc. the 26th Workshop on Circuits and Systems   466 - 471   2013年7月

Dawn of Computer-aided Design - from Graph-theory to Place and Route - 招待 国際誌

Atsushi Takahashi

Proc. International Symposium on Physical Design (ISPD)   58   2013年3月

エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法

安藤健太, 高橋篤司

情報処理学会研究報告   2013-SLDM-160 ( 16 )   1 - 6   2013年3月

単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法

篠田享佑, 高橋篤司

電子情報通信学会技術研究報告 (VLD2012-149)   112 ( 451 )   77 - 82   2013年3月

指定長幹配線問題において配線長を調整する領域に関する一考察 査読

篠田享佑, 高橋篤司

電子情報通信学会 2013年総合大会 講演論文集   A ( A-3-6 )   66   2013年3月

Self-Aligned Double and Quadruple Patterning-aware grid routing with hotspots control 査読 国際誌

Chikaaki Kodama, Hirotaka Ichikawa, Koichi Nakayama, Toshiya Kotani, Shigeki Nojima, Shoji Mimotogi, Shinji Miyamoto, Atsushi Takahashi

Proc. 18th Asia and South Pacific Design Automation Conference (ASP-DAC)   267 - 272   2013年1月

A Simulated Annealing Based Approach to Integrated Circuit Layout Design

Yiqiang Sheng, Atsushi Takahashi

Simulated Annealing - Single and Multiple Objective Problems   2012年10月

動的遅延分布の高速な見積もり手法

秋田大, 安藤健太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2012-55)   112 ( 245 )   83 - 88   2012年10月

一般同期方式における最適2クラスタ分割手法 査読

小平 行秀, 高橋 篤司

第25回 回路とシステムワークショップ論文集   178 - 183   2012年7月

遅延ばらつき適応回路：遅延ばらつき状況下の高性能回路

高橋篤司

第25回 回路とシステムワークショップ論文集   184 - 189   2012年7月

単層プリント基板配線のための各ネットの配線長達成性を考慮した等長配線手法 査読

篠田 享佑, 小平 行秀, 高橋 篤司

電子情報通信学会総合大会講演論文集   A ( A-3-3 )   87   2012年3月

2-Stage Simulated Annealing with Crossover Operator for 3D-Packing Volume Minimization 査読 国際誌

Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno

Proc. 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   227 - 232   2012年3月

Performance Evaluation of Various Configuration of Adder in Variable Latency Circuits with Error Detection/Correction Mechanism 査読 国際誌

Kenta Ando, Atsushi Takahashi

Proc. 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   549 - 554   2012年3月

FPGA上に実現した可変レイテンシ回路の性能評価

右近祐太, 安藤健太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2011-141)   111 ( 450 )   127 - 132   2012年3月

An Any-Angle Routing Method using Quasi-Newton Method 査読

Yukihide Kohira, Atsushi Takahashi

Proc. 17th Asia and South Pacific Design Automation Conference (ASP-DAC)   145 - 150   2012年1月

Single-Layer Trunk Routing Using Minimal 45-Degree Lines 査読 国際誌

Kyosuke Shinoda, Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E94-A ( 12 )   2510 - 2518   2011年12月

An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations

Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno

IEICE Technical Report (VLD2011-88)   111 ( 324 )   209 - 214   2011年11月

PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム

山本祐作, 高橋篤司

電子情報通信学会技術研究報告 (VLD2011-87)   111 ( 324 )   203 - 208   2011年11月

RRA-based multi-objective optimization to mitigate the worst cases of placement 査読 国際誌

Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno

Proc. IEEE 9th International Conference on ASIC (ASICON)   329 - 332   2011年10月

準ニュートン法を用いた自由角度配線のための逐次改善手法 査読

小平 行秀, 高橋 篤司

電子情報通信学会ソサイエティ大会講演論文集   A ( A-3-20 )   94   2011年9月

MSA: Mixed Stochastic Algorithm for Placement with Larger Solution Space

Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno

IEICE Technical Report (VLD2011-42)   111 ( 216 )   11 - 16   2011年9月

集合対間配線問題に関する一考察

高橋篤司

電子情報通信学会技術研究報告書 (VLD2011-44)   111 ( 216 )   23 - 28   2011年9月

準ニュートン法を用いた自由角度配線手法 査読

小平 行秀, 高橋 篤司

第24回 回路とシステムワークショップ論文集   425 - 430   2011年8月

A Stochastic Optimization Method to Solve General Placement Problem Effectively 査読

Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno

Proc. DA Symposium 2011, IPSJ Symposium Series   2011 ( 5 )   27 - 32   2011年8月

エラー検出回復方式における様々な加算器の性能評価

安藤健太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2011-33)   111 ( 103 )   147 - 152   2011年7月

Relay-Race Algorithm: A Novel Heuristic Approach to VLSI/PCB Placement 査読 国際誌

Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno

Proc. IEEE Computer Society Annual Symposium on VLSI (ISVLSI)   96 - 101   2011年4月

最小総変位配置実現問題に対し効率的な位相変更手法CRP法の提案

河野祐貴, 高島康裕, 高橋篤司

電子情報通信学会技術研究報告 (VLD2010-138)   110 ( 432 )   129 - 134   2011年3月

FPGA上に実現した可変レイテンシ回路の動作検証

右近祐太, 井上雅文, 高橋篤司, 谷口研二

電子情報通信学会技術研究報告 (VLD2010-142)   110 ( 432 )   153 - 158   2011年3月

ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価

井上雅文, 右近祐太, 高橋篤司

電子情報通信学会技術研究報告 (VLD2010-141)   110 ( 432 )   147 - 152   2011年3月

CAFE Router: A Fast Connectivity Aware Multiple Nets Routing Algorithm for Routing Grid with Obstacles 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E93-A ( 12 )   2380 - 2388   2010年12月

［招待講演］VLSI設計自動化の現状と将来展望 招待

高橋篤司

応用物理学会分科会シリコンテクノロジー   ( 128 )   42 - 43   2010年11月

Single-Layer Trunk Routing Using 45-Degree Lines within Critical Areas for PCB Routing 査読 国際誌

Kyosuke Shinoda, Yukihide Kohira, Atsushi Takahashi

Proc. 16th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   278 - 283   2010年10月

PCB配線設計のための一層複線指定長自動配線手法 招待

小平 行秀, 高橋 篤司

電子情報通信学会技術研究報告 (VLD2010-47)   110 ( 210 )   31 - 36   2010年9月

一般同期方式におけるクラスタ分割に基づくクロック木の性能評価 査読

小平 行秀, 高橋 篤司

電子情報通信学会ソサイエティ大会講演論文集   A ( A-3-1 )   63   2010年9月

エラー検出回復方式回路の回路構成と性能に関するシミュレーション評価 査読

井上雅文, 右近祐太, 高橋篤司, 谷口研二

DAシンポジウム2010論文集, 情報処理学会シンポジウムシリーズ   2010 ( 7 )   123 - 128   2010年9月

総変位最小配置のための高速位相変更手法

河野祐貴, 高島康裕, 高橋篤司

電子情報通信学会技術研究報告 (VLD2010-51)   110 ( 210 )   55 - 60   2010年9月

単層プリント基板配線のための高混雑度領域特定手法 査読

篠田享佑, 小平行秀, 高橋篤司

電子情報通信学会 2010ソサイエティ大会 講演論文集   A ( A-3-4 )   66   2010年9月

単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法

篠田 享佑, 小平 行秀, 高橋 篤司

電子情報通信学会技術研究報告 (VLD2010-9)   110 ( 36 )   79 - 84   2010年5月

一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法

小平 行秀, 高橋 篤司

電子情報通信学会技術研究報告 (VLD2009-119)   109 ( 462 )   121 - 126   2010年3月

2層BGAパッケージのための詳細ビア配置手法の評価

木下昌紀, 富岡洋一, 高橋篤司

電子情報通信学会技術研究報告 (VLD2009-117)   109 ( 462 )   109 - 114   2010年3月

入力ベクトルと回路の内部状態を考慮したピーク電力高速見積もり手法

高橋伸嘉, 富岡洋一, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2009-115)   109 ( 462 )   97 - 102   2010年3月

エラー検出回復方式における加算器の性能評価

右近祐太, 井上雅文, 高橋篤司, 谷口研二

電子情報通信学会技術研究報告 (VLD2009-121)   109 ( 462 )   133 - 138   2010年3月

CAFE router: A Fast Connectivity Aware Multiple Nets Routing Algorithm for Routing Grid with Obstacles 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

Proc. 15th Asia South Pacific Design Automation Conference (ASP-DAC)   281 - 286   2010年1月

A Fast Longer Path Algorithm for Routing Grid with Obstacles Using Biconnectivity Based Length Upper Bound 査読 国際誌

Yukihide Kohira, Suguru Suehiro, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E92-A ( 12 )   2971 - 2978   2009年12月

MILP-Based Efficient Routing Method with Restricted Route Structure for 2-Layer Ball Grid Array Packages 査読 国際誌

Yoichi Tomioka, Yoshiaki Kurata, Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E92-A ( 12 )   2998 - 3006   2009年12月

［ポスター講演］加算器におけるクロック周期に応じた遅延エラー率の評価

右近祐太, 高橋篤司, 谷口研二

電子情報通信学会技術研究報告 (ICD2009-91)   109 ( 336 )   77 - 81   2009年12月

New Design Methodologies for Synchronous Circuits 招待 国際誌

Atsushi Takahashi

Special Papers of IEEJ the 2009 International Analog VLSI Workshop   I2-1 - I2-4   2009年11月

2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法

木下 昌紀, 富岡 洋一, 高橋 篤司

電子情報通信学会技術研究報告 (VLD2009-30)   109 ( 201 )   7 - 12   2009年9月

障害物を含む1層配線領域のための領域分割によるリバー配線手法 査読

小平行秀, 高橋篤司

電子情報通信学会 2009ソサイエティ大会 講演論文集   A ( A-3-9 )   58   2009年9月

Top Layer Plating Lead Maximization for BGA Packages 査読

Yoichi Tomioka, Atsushi Takahashi

Proc. the 2009 IEICE Society Conference   A ( A-3-10 )   59   2009年9月

1層複線配線問題における幹配線を生成するための壁生成法

小平 行秀, 高橋 篤司

電子情報通信学会技術研究報告 (VLD2009-31)   109 ( 201 )   13 - 18   2009年9月

入力ベクトルの適切な選択によるピーク電力高速見積り手法 査読

高橋伸嘉, 富岡洋一, 小平行秀, 高橋篤司

DAシンポジウム2009論文集, 情報処理学会シンポジウムシリーズ   2009 ( 7 )   13 - 18   2009年8月

プリント基板のための45度線による混雑度緩和を利用した配線手法

篠田享佑, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2009-23,CAS2009-18,SIP2009-35)   109 ( 111 )   97 - 102   2009年7月

Routability Driven Via Assignment Method for 2-Layer Ball Grid Array Packages 査読 国際誌

Yoichi Tomioka, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E92-A ( 6 )   1433 - 1441   2009年6月

パス長制限付き点集合に対する配線木構成手法

井上雅文, 富岡洋一, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2009-4)   109 ( 34 )   31 - 36   2009年5月

Minimization of Delay Insertion in Clock Period Improvement in General-Synchronous Framework 査読 国際誌

Yukihide Kohira, Shuhei Tani, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E92-A ( 4 )   1106 - 1114   2009年4月

障害物を含む配線領域における並走配線最長化手法

末廣傑, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2008-137)   108 ( 478 )   59 - 64   2009年3月

EDAツールを用いた低コスト一般同期クロックツリー合成手法

橋本浩良, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2008-134)   108 ( 487 )   47 - 52   2009年3月

クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法

谷修平, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2008-135)   108 ( 487 )   53 - 58   2009年3月

A Fast Approximation Method of Maximum Operation in Statistical Static Timing Analysis for Achieving Specified Yield 査読 国際誌

Shun Gokita, Yukihide Kohira, Atsushi Takahashi

Proc. 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   364 - 369   2009年3月

最小総変位配置実現問題における高速最適化手法

河野祐貴, 高島康裕, 高橋篤司

電子情報通信学会技術研究報告 (VLD2008-138)   108 ( 487 )   65 - 70   2009年3月

A Routing Method based on Nearest Via Assignment for 2-Layer Ball Grid Array Packages 査読

Yoshiaki Kurata, Yoichi Tomioka, Yukihide Kohira, Atsushi Takahashi

Proc. 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   307 - 312   2009年3月

A Fast Longer Path Algorithm for Routing Grid with Obstacles using Biconnectivity based Length Upper Bound 査読 国際誌

Yukihide Kohira, Suguru Suehiro, Atsushi Takahashi

Proc. 14th Asia South Pacific Design Automation Conference (ASP-DAC)   600 - 605   2009年1月

A Fast Clock Scheduling for Peak Power Reduction in LSI 査読 国際誌

Yosuke Takahashi, Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E91-A ( 12 )   3803 - 3811   2008年12月

Minimization of Delay Insertion in Clock Period Improvement in General-Synchronous Framework 査読 国際誌

Yukihide Kohira, Shuhei Tani, Atsushi Takahashi

Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS)   1680 - 1683   2008年12月

A Semi-Monotonic Routing Method for Fanin Type Ball Grid Array Packages 査読 国際誌

Yoichi Tomioka, Atsushi Takahashi

Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS)   1550 - 1553   2008年12月

Optimal Time-Multiplexing in Inter-FPGA Connections for Accelerating Multi-FPGA Prototyping Systems 査読 国際誌

Masato Inagi, Yasuhiro Takashima, Yuichi Nakamura, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E91-A ( 12 )   3539 - 3547   2008年12月

CAFE router : 障害物を含む領域における連結度を考慮した複線配線手法

小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2008-72,DC2008-40)   108 ( 298 )   73 - 78   2008年11月

A Fast Gate-Level Register Relocation Method for Circuit Size Reduction in General-Synchronous Framework 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E91-A ( 10 )   3030 - 3037   2008年10月

最近傍ビア配置に基づく２層ＢＧＡパッケージ自動配線手法

倉田芳明, 富岡洋一, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告書 (VLD2008-55)   108 ( 224 )   49 - 54   2008年9月

統計的静的遅延解析における回路の指定歩留まりを達成する最大値見積もり手法 査読

五木田駿, 小平行秀, 高橋篤司

DAシンポジウム2008論文集, 情報処理学会シンポジウムシリーズ   2008 ( 7 )   193 - 198   2008年8月

ILP-based optimization of time-multiplexed I/O assignment for multi-FPGA systems 査読 国際誌

Masato Inagi, Yasuhiro Takashima, Yuichi Nakamura, Atsushi Takahashi

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   1800 - 1803   2008年5月

障害物を含む領域における連結度を考慮した配線長見積りを用いた最長配線手法 査読

小平行秀, 末廣傑, 高橋篤司

回路とシステム軽井沢ワークショップ論文集   569 - 574   2008年4月

遅延挿入量最小化のためのクロックスケジューリングと遅延挿入手法 査読

小平行秀, 谷修平, 高橋篤司

回路とシステム軽井沢ワークショップ論文集   629 - 634   2008年4月

２層BGAパッケージにおけるメッキ引き出し配線手法

佐藤直, 富岡洋一, 高橋篤司

電子情報通信学会技術研究報告書 (VLD2007-154)   107 ( 507 )   61 - 66   2008年3月

障害物を含む領域における最大配線長見積りに関する考察

末廣傑, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (CAS2007-97)   107 ( 476 )   19 - 23   2008年2月

最短パス木修正アルゴリズムの設計とその性能評価

石田勉, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告書（CAS2007-98)   107 ( 476 )   25 - 30   2008年2月

Routability Driven Modification Method of Monotonic Via Assignment for 2-layer Ball Grid Array Packages 査読 国際誌

Yoichi Tomioka, Atsushi Takahashi

Proc. 13th Asia South Pacific Design Automation Conference (ASP-DAC)   238 - 243   2008年1月

Low Area Pipelined Circuits by the Replacement of Registers with Delay Elements 査読 国際誌

Bakhtiar Affendi Rosdi, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E90-A ( 12 )   2736 - 2742   2007年12月

Fast Monotonic Via Assignment Excluding Mold Gates for 2-Layer Ball Grid Array Packages 査読 国際誌

Yoichi Tomioka, Atsushi Takahashi

Proc. 14th Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)   192 - 197   2007年10月

一般同期方式向けレジスタ再配置手法の性能評価 査読

小平行秀, 高橋篤司

DAシンポジウム2007 論文集, 情報処理学会シンポジウムシリーズ   2007 ( 7 )   193 - 198   2007年8月

CADツールを用いた一般同期向けクロック木合成法の改良 査読

橋本浩良, 小平行秀, 高橋篤司

DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ   2007 ( 7 )   199 - 204   2007年8月

2層BGAパッケージにおける準順行ビア割り当て手法 査読

富岡洋一, 高橋篤司

DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ   2007 ( 7 )   145 - 150   2007年8月

統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法

古屋宏基, 小平行秀, 高橋篤司

情報処理学会研究報告システムLSI設計技術（2007-SLDM-130）   2007 ( 39 )   75 - 79   2007年5月

A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework 査読

Yukihide Kohira, Atsushi Takahashi

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   1795 - 1798   2007年5月

Gate-Level Register Relocation in Generalized Synchronous Framework for Clock Period Minimization 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E90-A ( 4 )   800 - 807   2007年4月

Delay Balancing by Min-Cut Algorithm for Reducing the Area of Pipelined Circuits 査読

Bakhtiar Affendi Rosdi, Atsushi Takahashi

Proc. 20th Workshop on Circuits and Systems in Karuizawa   643 - 648   2007年4月

CADツールを用いた一般同期向けクロック木の一合成法

原田陽介, 橋本浩良, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2006-127)   106 ( 548 )   49 - 53   2007年3月

A Fast Clock Scheduling for Peak Power Reduction in LSI 査読

Yosuke Takahashi, Yukihide Kohira, Atsushi Takahashi

Proc. 17th ACM Great Lakes symposium on VLSI (GSVLSI)   582 - 587   2007年3月

Replacement of Register with Delay Element for Reducing the Area of Pipelined Circuits. 査読 国際誌

Bakhtiar Affendi Rosdi, Atsushi Takahashi

Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS)   802 - 805   2006年12月

Routing of Monotonic Parallel and Orthogonal Netlists for Single-Layer Ball Grid Array Packages. 査読 国際誌

Yoichi Tomioka, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E89-A ( 12 )   3551 - 3559   2006年12月

Multi-Clock Cycle Paths and Clock Scheduling for Reducing the Area of Pipelined Circuits. 査読 国際誌

Bakhtiar Affendi Rosdi, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E89-A ( 12 )   3435 - 3442   2006年12月

A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework

Yukihide Kohira, Atsushi Takahashi

電子情報通信学会技術研究報告 (VLD2006-70)   106 ( 388 )   33 - 38   2006年11月

Routability Driven Via Assignment and Routing for 2-Layer Ball Grid Array Packages

Yoichi Tomioka, Atsushi Takahashi

IEICE Technical Report (VLD2006-76)   106 ( 389 )   25 - 30   2006年11月

クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法

高橋洋介, 高橋篤司

電子情報通信学会技術研究報告 (VLD2006-69)   106 ( 388 )   27 - 32   2006年11月

［招待講演］大域クロックを用いた一般同期回路 ～設計方法論，それらを支えるツール群，今後の展望～ 招待

高橋篤司

情報処理学会研究報告 (2006-SLDM-126)   2006 ( 111 )   159 - 164   2006年10月

クロックスケジューリングを用いたLSIのピーク電力削減手法

高橋洋介, 高橋篤司

電子情報通信学会技術研究報告 (VLD2006-35)   106 ( 254 )   7 - 12   2006年9月

BGAパッケージにおける配線混雑度を考慮した順行配線経路の自動生成手法 査読

富岡洋一, 高橋篤司

DAシンポジウム2006論文集，情報処理学会シンポジウムシリーズ   2006 ( 7 )   19 - 24   2006年7月

負閉路探索手法の性能評価

石田勉, 小平行秀, 高橋篤司

情報処理学会研究報告 (2006-AL-107)   2006 ( 71 )   45 - 50   2006年7月

Evaluation of 3D-Packing Representations for Scheduling of Dynamically Reconfigurable Systems 査読

Yukihide Kohira, Chikaaki Kodama, Kunihiro Fujiyoshi, Atsushi Takahashi

Proc. IEEE International Symposium on Circuits and Systems (ISCAS)   802 - 805   2006年5月

レジスタの再配置による準同期式回路のクロック周期最小化手法 査読

小平行秀, 高橋篤司

回路とシステム軽井沢ワークショップ論文集   259 - 264   2006年4月

Global Routing by Iterative Improvements for Two-Layer Ball Grid Array Packages. 査読 国際誌

Yukiko Kubo, Atsushi Takahashi

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD)   25 ( 4 )   725 - 733   2006年4月

Practical Fast Clock-Schedule Design Algorithms. 査読 国際誌

Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E89-A ( 4 )   1005 - 1011   2006年4月

Network-Flow Based Delay-Aware Partitioning Algorithm 査読 国際誌

Masato Inagi, Atsushi Takahashi

Proc. 13th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)   417 - 422   2006年4月

Optimal Register Merging Method after Register Relocation in Semi-Synchronous Framework 査読 国際誌

Yukihide Kohira, Atsushi Takahashi

Proc. 13th Workshop on Synthesis And System integration of Mixed Information technologies (SASIMI)   134 - 140   2006年4月

遅延変動を考慮したクロック木の構築手法

井口雅之, 高橋篤司

情報処理学会研究報告 (2006-SLDM-124)   2006 ( 28 )   55 - 60   2006年3月

Optimal Register Merging Method after Register Relocation in Semi-Synchronous Framework 査読

Yukihide Kohira, Atsushi Takahashi

Proc. 2006 IEICE General Conference   A ( A-3-4 )   68   2006年3月

クラスタ分割を用いたスケジューリング法の効率化

砂走裕一, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2005-113)   105 ( 644 )   31 - 36   2006年3月

Low Area Pipelined Circuits by Multi-clock Cycle Path and Clock Scheduling 査読 国際誌

Bakhtiar Affendi Rosdi, Atsushi Takahashi

Proc. Asia and South Pacific Design Automation Conference (ASP-DAC)   260 - 265   2006年1月

Monotonic Parallel and Orthogonal Routing for Single-Layer Ball Grid Array Packages 査読 国際誌

Yoichi Tomioka, Atsushi Takahashi

Proc. Asia and South Pacific Design Automation Conference (ASP-DAC)   642 - 647   2006年1月

BGAパッケージにおける最大密度を低減する順行配線修正法の提案

野村義孝, 高橋篤司

電子情報通信学会技術研究報告 (VLD2005-95)   105 ( 513 )   43 - 48   2006年1月

BGAパッケージにおける順行ピン割り当ての解析及び順行配線経路の自動生成 査読

富岡洋一, 高橋篤司

DAシンポジウム2005論文集, 情報処理学会シンポジウムシリーズ   2005 ( 9 )   237 - 242   2005年8月

A Via Assignment and Global Routing Method for 2-Layer Ball Grid Array Packages 査読 国際誌

Yukiko Kubo, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E88-A ( 5 )   1283 - 1289   2005年5月

An Algorithm to Calculate the Minimum Clock Period of a Semi-synchronous Circuit that Contains Multi-clock Cycle Path

Bakhtiar Affendi Rosdi, Atsushi Takahashi

IEICE Technical Report (VLD2005-8)   105 ( 58 )   13 - 18   2005年5月

A Global Routing Method for 2-Layer Ball Grid Array Packages 査読

Yukiko Kubo, Atsushi Takahashi

Proc. International Symposium on Physical Design (ISPD)   36 - 43   2005年4月

Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion 査読

Yukihide Kohira, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E88-A ( 4 )   892 - 898   2005年4月

計算資源割り当てスケジューリングのための直方体パッキング表現手法の検討 査読

小平行秀, 児玉親亮, 藤吉邦洋, 高橋篤司

第18回 回路とシステム軽井沢ワークショップ 論文集   211 - 216   2005年4月

Practical Fast Clock Scheduling Design Algorithms 査読

Atsushi Takahashi

Proc. 18th Workshop on Circuits and Systems in Karuizawa   515 - 520   2005年4月

準同期方式におけるリタイミングを用いた回路修正手法

上林英悟, 小平行秀, 高橋篤司

電子情報通信学会技術研究報告 (VLD2004-146)   104 ( 709 )   55 - 60   2005年3月

Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion 査読

Yukihide Kohira, Atsushi Takahashi

Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS)   533 - 536   2004年12月

動的再構成可能なシステムのための計算資源割り当てスケジューリング手法

小平行秀, 児玉親亮, 藤吉邦洋, 高橋篤司

電子情報通信学会技術研究報告 (VLD2004-67)   104 ( 478 )   37 - 42   2004年12月

Reduction on the Usage of Intermediate Registers for Pipelined Circuits 査読 国際誌

Bakhtiar Affendi Rosdi, Atsushi Takahashi

Proc. 12th Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI)   333 - 338   2004年10月

Optimal Integer Delay-Budget Assignment on Directed Acyclic Graphs 査読 国際誌

Elaheh Bozorgzadeh, Soheil Ghiasi, Atsushi Takahashi, Majid Sarrafzadeh

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD)   23 ( 8 )   1184 - 1199   2004年8月

Incremental Timing Budget Management in Programmable Systems. 査読 国際誌

Elaheh Bozorgzadeh, Soheil Ghiasi, Atsushi Takahashi, Majid Sarrafzadeh

Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA)   240 - 246   2004年6月

遅延挿入による準同期式回路のクロック周期最小化手法 査読

小平行秀, 高橋篤司

第17回 回路とシステム軽井沢ワークショップ論文集   529 - 534   2004年4月

2層BGAパッケージ配線の概略経路自動生成 査読

久保ゆき子, 高橋篤司

第17回 回路とシステム軽井沢ワークショップ 論文集   535 - 540   2004年4月

低消費電力を目指したクロック木の構成法

守屋暁彦, 高橋篤司

電子情報通信学会技術研究報告 (VLD2003-140)   103 ( 702 )   25 - 29   2004年3月

準同期方式によるLSIのピーク電力の削減

森創司, 高橋篤司

電子情報通信学会技術研究報告 (VLD2003-141)   103 ( 702 )   31 - 36   2004年3月

クロック木の配線長を考慮したクロックスケジュール法の改良

山崎創, 高橋篤司

電子情報通信学会技術研究報告 (VLD2003-126)   103 ( 579 )   7 - 12   2004年1月

低温域におけるMoveの制限によるSimulated Annealing法を用いたパッキングの高速化

内田誠司, 高橋篤司

電子情報通信学会技術研究報告 (VLD2003-97)   103 ( 476 )   163 - 168   2003年11月

Optimal integer delay budgeting on directed acyclic graphs. 査読 国際誌

Elaheh Bozorgzadeh, Soheil Ghiasi, Atsushi Takahashi, Majid Sarrafzadeh

Proc. 40th Design Automation Conference (DAC)   920 - 925   2003年6月

Network-Flow Based Delay-Aware Circuit Partitioning Algorithm 査読

Masato Inagi, Atsushi Takahashi

Proc. 16th Workshop on Circuits and Systems in Karuizawa   201 - 206   2003年4月

A High-Speed and Low-Power Clock Tree Synthesis by Dynamic Clock Scheduling 査読

Keiichi Kurokawa, Takuya Yasui, Yoichi Matsumura, Masahiko Toyonaga, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E85-A ( 12 )   2746 - 2755   2002年12月

A Semi-Synchronous Circuit Design Method by Clock Tree Modification 査読

Seiichiro Ishijima, Tetsuaki Utsumi, Tomohiro Oto, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E85-A ( 12 )   2596 - 2602   2002年12月

A Clustering Based Fast Clock Schedule Algorithm for Light Clock-Trees 査読

Makoto Saitoh, Masaaki Azuma, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E85-A ( 12 )   2756 - 2763   2002年12月

Delay variation tolerant clock scheduling for semi-synchronous circuits. 査読

Hidetoshi Matsumura, Atsushi Takahashi

Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS)   165 - 170   2002年10月

クロックタイミング余裕度を考慮した遅延修正による回路最適化手法 査読

安井卓也, 黒川圭一, 豊永昌彦, 高橋篤司

DAシンポジウム2002論文集, 情報処理学会シンポジウムシリーズ   2002 ( 10 )   259 - 264   2002年7月

大域的および局所的遅延変動を考慮したクロックスケジュール手法 査読

松村秀敏, 高橋篤司

DAシンポジウム2002 論文集, 情報処理学会シンポジウムシリーズ   2002 ( 10 )   143 - 148   2002年7月

クロック木の配線長を考慮したクラスタ修正によるクロックスケジュール法

山崎創, 高橋篤司

電子情報通信学会技術研究報告 (VLD2002-35)   102 ( 164 )   119 - 124   2002年6月

Moveの制限によるシミュレイティッド・アニーリング法を用いたパッキングの高速化

内田誠司, 高橋篤司

電子情報通信学会技術研究報告 (VLD2002-31)   102 ( 164 )   95 - 100   2002年6月

モジュールの重なりを許さない力学的モデルによるモジュール配置手法 査読

山崎博之, 三上直人, 高橋篤司

情報処理学会論文誌   43 ( 5 )   1304 - 1314   2002年5月

回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム

稲木雅人, 高橋篤司, 畔上謙吾

電子情報通信学会技術研究報告 (VLD2002-7)   102 ( 72 )   37 - 42   2002年5月

Q-sequenceとSA法を用いて高品質な配置を高速に得るためのパラメータ設定に関する一考察 査読

壷井雅史, 坂主圭史, 高橋篤司

第15回 回路とシステム(軽井沢)ワークショップ 論文集   Vol.   125 - 130   2002年4月

An Improvement of Network-Flow Based Multi-Way Circuit Partitioning Algorithm 査読 国際誌

Kengo R. Azegami, Masato Inagi, Atsushi Takahashi, Yoji Kajitani

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E85-A ( 3 )   655 - 663   2002年3月

Hierarchical BSG floorplan for hierarchical VLSI circuit design 査読 国際誌

Zhonglin Wu, Shigetoshi Nakatake, Atsushi Takahashi, Yoji Kajitani

Electronics and Communications in Japan (Part III: Fundamental Electronic Science)   85 ( 3 )   12 - 21   2001年11月

A Practical Clock Tree Synthesis for Semi-Synchronous Circuits 査読 国際誌

Keiichi Kurokawa, Takuya Yasui, Masahiko Toyonaga, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E84-A ( 11 )   2705 - 2713   2001年11月

MIPS互換準同期式プロセッサの試作

内海哲章, 石島誠一郎, 大戸友博, 高橋篤司

第5回システムLSIワークショップ講演資料集及びポスタ資料集   299 - 302   2001年11月

Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題

金麗妍, 坂主圭史, 高橋篤司, 村田洋

電子情報通信学会技術研究報告 (VLD2001-102)   101 ( 467 )   79 - 84   2001年11月

クロック同期回路，非クロック同期回路の高性能化に向けて

高橋篤司

情報処理学会研究報告 (2001-SLDM-102)   2001 ( 113 )   19 - 22   2001年11月

耐遅延変動クロックスケジュールの提案

松村秀敏, 高橋篤司

電子情報通信学会技術研究報告 (VLD2001-121)   101 ( 468 )   57 - 62   2001年11月

Semi-Synchronous Circuit Design Method by Clock Tree Modification 査読 国際誌

Seiichiro Ishijima, Tetsuaki Utsumi, Tomohiro Oto, Atsushi Takahashi

Proc. Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI)   382 - 386   2001年10月

Linear Time Decodable Rectangular Dissection to Represent Arbitrary Packing Using Q-Sequence 査読 国際誌

Masashi Tsuboi, Chikaaki Kodama, Keishi Sakanushi, Kunihiro Fujiyoshi, Atsushi Takahashi

Proc. Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI)   272 - 278   2001年10月

配線可能性を保証するSequence-Pairを用いた配置手法

野島隆志, 坂主圭史, 高橋篤司, 梶谷洋司

電子情報通信学会技術研究報告 (VLD2001-54)   101 ( 144 )   59 - 65   2001年6月

An Efficient Algorithm to Extract an Optimal Sub-Circuit by the Minimum Cut 査読

Kengo R. Azegami, Atsushi Takahashi, Yoji Kajitani

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E84-A ( 5 )   1301 - 1308   2001年5月

様々な準同期式回路合成法の比較

内海哲章, 石島誠一郎, 高橋篤司

電子情報通信学会技術研究報告 (VLD2001-11)   101 ( 46 )   23 - 26   2001年5月

遅延変動を考慮した準同期回路の動作条件に関する一考察 査読

松村秀敏, 高橋篤司

第14回 回路とシステム(軽井沢)ワークショップ 論文集   101 - 106   2001年4月

Clustering Based Fast Clock Scheduling for Light Clock-Tree 査読 国際誌

Makoto Saitoh, Masaaki Azuma, Atsushi Takahashi

Proc. Conference on Design, Automation and Test in Europe (DATE)   240 - 245   2001年3月

モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案

山崎博之, 三上直人, 高橋篤司, 梶谷洋司

電子情報通信学会技術研究報告 (VLD2000-136)   100 ( 646 )   13 - 18   2001年3月

ピーク電力削減のためのクロックスケジュール手法

宇多川勉, 高橋篤司

電子情報通信学会技術研究報告 (VLD2000-143)   100 ( 646 )   55 - 60   2001年3月

同期回路設計環境を用いた準同期クロック木構成手法

石島誠一郎, 高橋篤司

情報処理学会研究報告 (2000-SLDM-99)   2001 ( 2 )   73 - 79   2001年1月

Clock schedule design for minimum realization cost 査読 国際誌

Tomoyuki Yoda, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E83-A ( 12 )   2552 - 2557   2000年12月

準同期式設計法を用いたプロセッサ設計

大戸友博, 石島誠一郎, 内海哲章, 畔上謙吾, 高橋篤司

電子情報通信学会技術研究報告 (VLD2000-101)   100 ( 473 )   191 - 196   2000年11月

クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法

斉藤誠, 東昌秋, 高橋篤司

電子情報通信学会技術研究報告 (VLD2000-100)   100 ( 473 )   185 - 190   2000年11月

VLSI回路の階層設計をサポートする階層化BSGフロアプラン 査読

呉中林, 中武繁寿, 高橋篤司, 梶谷洋司

電子情報通信学会論文誌   J83-A ( 10 )   1161 - 1168   2000年10月

局所方向性を持つFPGAの経由スイッチ数最小化配置アルゴリズム 査読

野島隆志, 梶谷洋司, 高橋篤司

電子情報通信学会 基礎・境界ソサイエティ大会 講演論文集   A ( A-3-4 )   71   2000年9月

近接度に着目した入出力ピン配置アルゴリズム 査読

稲木雅人, 梶谷洋司, 高橋篤司

電子情報通信学会 基礎・境界ソサイエティ大会 講演論文集   A ( A-3-1 )   68   2000年9月

スケジュール可能範囲を考慮したクロック木合成手法

東昌明, 斉藤誠, 高橋篤司

情報処理学会研究報告 (2000-SLDM-97)   2000 ( 79 )   63 - 68   2000年9月

レイアウトを考慮したクラスタ分割によるクロックスケジューリング手法 査読

斉藤誠, 高橋篤司

DAシンポジウム2000論文集, 情報処理学会シンポジウムシリーズ   2000 ( 8 )   39 - 42   2000年7月

動的クロックタイミング割り当てによる準同期クロック合成 査読

安井卓也, 黒川圭一, 豊永昌彦, 高橋篤司

DAシンポジウム2000論文集, 情報処理学会シンポジウムシリーズ   2000 ( 8 )   43 - 48   2000年7月

A Practical Clock Tree Synthesis for Semi-Synchronous Circuits 査読

Masahiko Toyonaga, Keiichi Kurokawa, Takuya Yasui, Atsushi Takahashi

Proc. International Symposium on Physical Design (ISPD)   159 - 164   2000年5月

準同期式設計による乗算器の作成

内海哲章, 高橋篤司

電子情報通信学会技術研究報告 (VLD2000-2)   100 ( 35 )   9 - 14   2000年5月

DATE2000報告

高橋篤司

電子情報通信学会技術研究報告 (VLD2000-4)   100 ( 35 )   23 - 24   2000年5月

準同期式回路の最小クロック周期を求めるアルゴリズムの高速化

大石亮介, 高橋篤司

電子情報通信学会技術研究報告 (VLD99-125)   99 ( 659 )   63 - 68   2000年3月

Partition, Packing and Clock Distribution-A New Paradigm of Physical Design. 査読

Yoji Kajitani, Atsushi Takahashi, Kengo R. Azegami, Shigetoshi Nakatake

Proc. 13th International Conference on VLSI Design (VLSI Design)   11   2000年1月

An Efficient Algorithm to Extract an Optimal Sub-Circuit by the Minimum Cut

Kengo R. Azegami, Atsushi Takahashi, Yoji Kajitani

電子情報通信学会技術研究報告 (VLD99-93)   99 ( 529 )   49 - 56   2000年1月

疑似気圧モデルに基づくVLSIフロアプランの局所修正

大戸 友博, 高橋 篤司, 梶谷 洋司

情報処理学会研究報告 (99-SLDM-93)   99 ( 101 )   127 - 134   1999年11月

Clock Period Minimization of Semi-Synchronous Circuits by Gate-Level Delay Insertion 査読

Tomoyuki Yoda, Atsushi Takahashi

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E82-A ( 11 )   2383 - 2389   1999年11月

Schedule-Clock-Tree Routing for Semi-Synchronous Circuits 査読

Kazunori Inoue, Wataru Takahashi, Atsushi Takahashi, Yoji Kajitani

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E82-A ( 11 )   2431 - 2439   1999年11月

3層L型チャネルの高密度配線手法

宇多川勉, 高橋篤司

電子情報通信学会技術研究報告 (VLD99-67)   99 ( 317 )   23 - 29   1999年9月

遅延変動を考慮したクロック木レイアウトの評価

東昌秋, 高橋篤司