Updated on 2026/03/04

写真a

 
HOSHII TAKUYA
 
Organization
School of Engineering Assistant Professor
Title
Assistant Professor
External link

Research Interests

  • Semiconductor, Electrical device

  • Semiconductor device

Research Areas

  • Manufacturing Technology (Mechanical Engineering, Electrical and Electronic Engineering, Chemical Engineering) / Electron device and electronic equipment

Education

  • The University of Tokyo   School of Engineering   Department of Electrical Engineering and Information Systems

    2008.4 - 2011.3

      More details

  • The University of Tokyo   Graduate School of Frontier Sciences

    2006.4 - 2008.3

      More details

  • The University of Tokyo   Faculty of Engineering   Department of Electronic Engineering

    2002.4 - 2006.3

      More details

Research History

  • Institute of Science Tokyo   School of Engineering   Assistant Professor

    2024.10

      More details

    Country:Japan

    researchmap

  • Tokyo Institute of Technology   School of Engineering   Assistant Professor

    2017.1 - 2024.9

      More details

  • The University of Tokyo   Research Center for Advanced Science and Technology   Assistant Professor

    2011.4 - 2016.12

      More details

Committee Memberships

  • The Japan Society of Applied Physics   SSDM Steering Committee  

    2025   

      More details

    Committee type:Academic society

    researchmap

  • The Japan Society of Applied Physics   SSDM Program Committee (Area6)  

    2015.1   

      More details

    Committee type:Academic society

    researchmap

  • 公益社団法人応用物理学会 分科会 日本光学会   光学シンポジウム 実行委員  

    2012.9 - 2014.7   

      More details

    Committee type:Academic society

    researchmap

Papers

▼display all

MISC

▼display all

Industrial property rights

  • 半導体素子

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2023-012882  Date applied:2023.1

    Announcement no:特開2023-052789  Date announced:2023.4

    J-GLOBAL

    researchmap

  • 半導体素子

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2022-114014  Date applied:2022.7

    Announcement no:特開2022-145705  Date announced:2022.10

    J-GLOBAL

    researchmap

  • pチャネルGaNMOSデバイス及びその製造方法

    星井 拓也, 筒井 一生

     More details

    Applicant:国立大学法人東京工業大学

    Application no:特願2021-137005  Date applied:2021.8

    Announcement no:特開2023-031488  Date announced:2023.3

    J-GLOBAL

    researchmap

  • 半導体素子

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2017-161604  Date applied:2017.8

    Announcement no:特開2023-052789  Date announced:2023.4

    Patent/Registration no:特許第7441345号  Date registered:2024.2 

    J-GLOBAL

    researchmap

  • 電荷トラップ評価方法

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2017-161603  Date applied:2017.8

    Announcement no:特開2019-039785  Date announced:2019.3

    Patent/Registration no:特許第7108386号  Date registered:2022.7 

    J-GLOBAL

    researchmap

  • 電荷トラップ評価方法、及び半導体素子

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2017-161603  Date applied:2017.8

    Announcement no:特開2019-039785  Date announced:2019.3

    J-GLOBAL

    researchmap

  • 半導体層の電気的欠陥濃度評価方法、及び半導体素子

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2017-161604  Date applied:2017.8

    Announcement no:特開2019-040988  Date announced:2019.3

    J-GLOBAL

    researchmap

  • 半導体層の電気的欠陥濃度評価方法

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2017-161604  Date applied:2017.8

    Announcement no:特開2019-040988  Date announced:2019.3

    Patent/Registration no:特許第7220508号  Date registered:2023.2 

    J-GLOBAL

    researchmap

  • 半導体素子

    角嶋 邦之, 星井 拓也, 若林 整, 筒井 一生, 岩井 洋, 山本 大貴

     More details

    Applicant:住友化学株式会社

    Application no:特願2017-161603  Date applied:2017.8

    Announcement no:特開2022-145705  Date announced:2022.10

    Patent/Registration no:特許第7406596号  Date registered:2023.12 

    J-GLOBAL

    researchmap

  • 半導体装置

    角嶋 邦之, 岩井 洋, 筒井 一生, 若林 整, 星井 拓也, 池内 勇太, 戸野谷 純一, 菊地 拓雄, 高木 孝治, 片岡 淳司, 石川 諭

     More details

    Applicant:株式会社東芝

    Application no:特願2017-050425  Date applied:2017.3

    Announcement no:特開2018-156993  Date announced:2018.10

    J-GLOBAL

    researchmap

  • ガラス部材の製造方法及びガラス部材

    岡田 至崇, 宮野 健次郎, 杉山 正和, タマヨ・ルイス, エフライン・エドアルド, 渡辺 健太郎, 星井 拓也, 玉置 亮

     More details

    Applicant:国立大学法人 東京大学

    Application no:特願2013-260712  Date applied:2013.12

    Announcement no:特開2015-117147  Date announced:2015.6

    J-GLOBAL

    researchmap

  • 半導体デバイス及びその製造方法

    高木 信一, 竹中 充, 星井 拓也

     More details

    Applicant:国立大学法人 東京大学

    Application no:特願2009-256756  Date applied:2009.11

    Announcement no:特開2011-103318  Date announced:2011.5

    Patent/Registration no:特許第5499319号  Date issued:2014.3

    J-GLOBAL

    researchmap

  • 半導体デバイス及びその製造方法

    高木 信一, 竹中 充, 星井 拓也

     More details

    Applicant:国立大学法人 東京大学

    Application no:特願2009-256756  Date applied:2009.11

    Announcement no:特開2011-103318  Date announced:2011.5

    Patent/Registration no:特許第5499319号  Date registered:2014.3  Date issued:2014.3

    J-GLOBAL

    researchmap

  • 半導体デバイス及びその製造方法

    高木 信一, 竹中 充, 星井 拓也

     More details

    Applicant:国立大学法人 東京大学

    Application no:特願2009-256756  Date applied:2009.11

    Announcement no:特開2011-103318  Date announced:2011.5

    J-GLOBAL

    researchmap

▼display all

Research Projects

  • 高移動度二次元正孔ガスpチャネルGaNトランジスタの開発

    Grant number:21K04172  2021.4 - 2025.3

    日本学術振興会  科学研究費助成事業 基盤研究(C)  基盤研究(C)

    星井 拓也

      More details

    Grant amount:\4030000 ( Direct Cost: \3100000 、 Indirect Cost:\930000 )

    本研究は完全集積型GaNパワーデバイス実現に向けて重要となるpチャネルデバイスの性能向上を目指すものである。本年度はpチャネルデバイスの主要な伝導キャリアである二次元正孔ガス(2DHG)に対する外部応力印加効果の初期的な検証と、そこから派生した金属電極形成プロセスについての検証を主として行った。
    外部応力印加の可能な測定系に、ホール効果測定を可能とする改造を実施した。本測定系については、~6e+12 cm^-2程度のキャリア密度を持つ2DEGの評価においては精度・再現性ともに十分なものとなっている。しかし2DHGを有するGaN基板に応力印加を印加した際には、応力印加前後での特性変化や、応力印加下での伝導特性の再現性が十分でないことが観測された。外部応力により基板内に不可逆な損傷が生じた可能性も否定はできないが、電極形成プロセスが十分に最適化されておらず応力による劣化あるいは特性変化をもたらしている可能性の方が高いと考えられ、前者の可能性の検証にも良好なコンタクト形成が必要であることから、この検証を行った。最終的な集積デバイスにおいても、本研究での検証においても、2DEGおよび2DHG双方に良好なコンタクトを形成できるプロセスを確立する必要があるため、電極堆積前の表面処理や電極堆積後の熱工程の順序や温度について実際のデバイスプロセスを念頭に比較、検証した。その結果、2DEGと2DHGで最適な電極堆積前処理が特徴的に異なっていることが判明し、2DEGと2DHGの一括アニールによるデバイスプロセス全体の熱負荷低減が実現できる可能性も示唆された。この検証の過程でも採用した原子層エッチング(ALE)についてはゲートスタックプロセスへの応用にも有効である結果が得られており、今後さらなるプロセス改善が期待できる。

    researchmap

  • GaN transited having 3-dimensional channels with various operation modes using selectively grown Fin structures

    Grant number:19H02192  2019.4 - 2023.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research  Grant-in-Aid for Scientific Research (B)

    Tsutsui Kazuo

      More details

    Grant amount:\16900000 ( Direct Cost: \13000000 、 Indirect Cost:\3900000 )

    For gallium nitride (GaN) power devices, lateral transistors having vertical wall type channels, so called FinFETs, were investigated. Based on the new proposal of use of a GaN selective growth technique, actual device operations were verified, in which the mask etching process for formation of growth windows were optimized from the viewpoints of low damage to the substrate surfaces and high crystalline quality of selectively grown GaN. On the other hand, a future technical trend has been discussed through the comparison of various channel conduction modes using device simulations, so that a possibility of performances higher than those obtained on conventional devices, HEMTs, has been revealed.

    researchmap

  • GaN Transistors with Three-dimensional Channel Fabricated by Using Selective Area Growth

    Grant number:15H03972  2015.4 - 2020.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)  Grant-in-Aid for Scientific Research (B)

    Tsutsui Kazuo

      More details

    Grant amount:\12740000 ( Direct Cost: \9800000 、 Indirect Cost:\2940000 )

    For an application to gallium nitride (GaN) power devices, FinFETs (Fin field effect transistors) having a three-dimensional channel structure, which are expected to exhibit low-loss characteristics superior to conventional high electron mobility transistors (HEMTs), fabricated by using selective area growth technique were invested. Device structures to obtain higher performance were also studied using device simulations. The experiments revealed suppressions of threading dislocations into the Fin structure channels fabricated by the selective are growth, and transistor operations were demonstrated.

    researchmap

  • Development of low-loss buffer layer for fabrication and realization of high-performance optical devices on Si substrates

    Grant number:15K20960  2015.4 - 2019.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Young Scientists (B)  Grant-in-Aid for Young Scientists (B)

    Hoshii Takuya

      More details

    Grant amount:\4030000 ( Direct Cost: \3100000 、 Indirect Cost:\930000 )

    Epitaxial growth of thin film buffer layer is promising technology to integrate low-loss and high-performance semiconductor devices on silicon platform. Also, evaluation methods for buried interfaces, such as growth hetero-interfaces, are necessary.
    It was found that InAs thin film grown on Si(111) substrate using MBE has compressive strain in the initial few mono-layer and tensile strain after certain thickness, respectively. Additionally, it was demonstrated that photo-assisted impedance spectroscopy and potential-sweep admittance method can evaluate the states at buried interfaces.

    researchmap

  • Control of 3D atomic structures of impurities doped in semiconductors and its application to low-loss high efficient devices

    Grant number:26105014  2014.7 - 2019.3

    Japan Society for the Promotion of Science  Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research on Innovative Areas (Research in a proposed research area)  Grant-in-Aid for Scientific Research on Innovative Areas (Research in a proposed research area)

    Tsutsui Kazuo, Sato Shintaro, Mori Daisuke, Hoshii Takuya, Iwai Hiroshi, Kawamura Tomoaki

      More details

    Grant amount:\83720000 ( Direct Cost: \64400000 、 Indirect Cost:\19320000 )

    Controls of impurity doping, electronic states of interfaces and surfaces are always significant problems for development of high performance semiconductor devices. Observation of atomic scale structures of particular sites governing their electrical properties is significant. In this project, photoelectron holography was employed as a main analytical method, and it was applied to silicon (Si), wide band gap semiconductors and layered material semiconductors. 3D structures of arsenic (As) doped in Si, electrically active subsitutional As atoms and electrically inactive clustered As atoms, and additive atoms incorporated at the interface of SiC and dielectric film were successfully evaluated. Particular electronic states of MoS2 films were also revealed.
    Improvement of both sensitivity and energy resolution in the photoelectron holography technique realized analyses of impurity doped in semiconductors. New contributions to development of semiconductor technologies are expected.

    researchmap

  • シリコン基板上のIII-V族化合物半導体MISFETの形成とその特性評価

    Grant number:09J08505  2009 - 2010

    日本学術振興会  科学研究費助成事業 特別研究員奨励費  特別研究員奨励費

    星井 拓也

      More details

    Grant amount:\1400000 ( Direct Cost: \1400000 )

    本研究はSi基板上に形成されたIII-V層(InGaAs層)をチャネルとするSi基板上III-V族化合物半導体MISFETの製作とその高性能動作を目指すものである。その手法として、InP基板上InGaAsチャネル層に対しECRプラズマ窒化処理を行い、InGaAs MOS界面特性に及ぼす影響を評価した。
    ALD-Al203を絶縁膜としたInGaAs MOS界面の界面準位密度は、InGaAs表面窒化処理によって、標準的な界面処理手法であるS終端処理と比べて有意に減少し、最小値で2.0x10^<11>cm^<-2>eV^<-1>という非常に低い値を示した。このような低い界面準位密度を得るにあたり、表面窒化によって形成された窒化物層によって、0.65nmのEOT増加が生じた。また、窒化条件による界面準位密度とEOTの変化を検証したところ、ECRのためのマイクロ波出力と窒化時間による影響が大きいことがわかった。界面準位密度については、高いマイクロ波出力ほど、短い時間で界面準位密度の減少が起こった。一方、EOTについてはマイクロ波出力に対する依存はあまり見られず、主に窒化時間に依存していることがわかった。このことから、高いマイクロ波出力を用いて短時間で処理を行うことで、EOT増加を抑制して良好な界面を得られる可能性が示唆された。さらに窒化時間の変化による界面の結合状態の違いをXPSで観察したところ、本実験で用いた条件では窒化物と同時に酸化も進行していることがわかった。また、界面準位密度が減少している時間は窒化反応が支配的に起こっている状態に対応しており、酸化反応が強く見えるようになると界面準位密度の増加がおこった。このことは界面準位密度の減少が窒化処理によるものであることを強く示唆しており、前述のマイクロ波出力に対する界面準位密度変化の違いも、マイクロ波出力がプラズマ中の活性種の密度に影響すると考えられることから窒素活性種の密度によって説明できる。以上のように、InGaAs表面窒化処理がMOS界面の界面準位密度に与える効果について調査し、窒化処理が界面準位密度低減に有効であることを示した。
    MOSFETを作製することによる界面特性の検証については、FET作製プロセスの最適化が十分でなく、検証に至らなかった。
    これらの研究内容に関して、2010年度中に、主著として、1件の査読付き論文、1件の査読付き国際会議、1件の国内会議発表を行い、また現在、更に1件の論文投稿を準備中である。

    researchmap

▼display all